EDA基础知识.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
复习 1.EDA(电子设计自动化技术)、CPLD(复杂可编程逻辑器件)、FPGA(现场可编程门阵列)、ISP(在线系统可编程技术), 当今世界主流CPLD/FPGA芯片供应商三大公司Altera公司(CPLD)、Xilinx公司(FPGA)、Lattice公司(ISP),主要产品系列CPLD的基本结构:由可编程逻辑阵列块(LAB)、可编程I/O控制模块和可编程内部连线(PIA)等三部分组成。 Xilinx器件的标识方法是:器件型号+封装形式+封装引脚数+速度等级+环境温度。如XC3164 PC 84-4 C 的含义 2.FPGA和CPLD的开发应用选择: 器件的逻辑资源量选择、芯片速度的选择、器件功耗的选择、FPGA/CPLD的选择、FPAG和CPLD封装的选择、其他因素的选择 3.. MAX+plus II平台: 将整个设计过程分为新建项目、设计输入、器件选择和 引脚绑定、项目编译、模拟仿真和器件编程下载6个主要的过程。 MAX+PLUS II支持多种输入方式:包括硬件描述语言输入方式、原理图输入方式和符号输入方式。 4.VHDL语言英文全名是:Very-High-Speed Integrated Circuit Hardware Description Language,即超高速集成电路硬件描述语言。 完整的VHDL语言程序的五个基本结构 通常包含实体、构造体、 配置configuration 、包集合package、库说明USE library5个部分。 端口模式:共四种: IN(输入)、 OUT(输出)、 INOUT(双向端口)、BUFFER(输出并向内部反馈) 构造体architecture的三种不同描述方式:行为描述、寄存器传输描述(数据流描述)、结构描述。 VHDL的语言要素: 主要有数据对象、数据类型和各类操作数(Operands)及运算操作符(Operator)。 数据对象包括变量(VARIABLE)、信号(SIGNAL)和常数(CONSTANT)。 VHDL文字(Literal)主要包括数值和标识符。 ?数值型文字主要有数字型、字符串型、位串型。 标识符用来定义常数、变量、信号、端口、子程序或参数的名字。 VHDL数据对象(Data Objects)类似于一种容器,它接受不同数据类型的赋值。数据对象有三种,即常量(CONSTANT)、变量(VARIABLE)和信号(SIGNAL)。 VHDL标识符书写规则如下: 1)使用的字符由26个英文字母、数字0~9以及下划线组成; 2)标识符必须以英文字母开始,不区分大小写; 3)不连续使用下划线,不能以下划线结尾; 4)标识符中不能有空格; 5)标识符不能与VHDL的关键字重名。 信号和变量的区别 赋值符号不同信号的赋值符号“=”而变量的是“:=” 功能不同信号用于电路内部连接,而变量用于内部数据交换 信号是全局变量,而变量只用于进程的内部 信号要延迟一定时间后才赋值,而变量的立即赋值 VHDL程序设计中两大基本描述语句 顺序语句(Sequential Staements)和并行语句(Concurrent Statements) 顺序语句只能出现在进程(Process)和子程序中。 ?VHDL有如下六类基本顺序语句:赋值语句;转向控制语句;等待语句;子程序调用语句;返回语句;空操作语句。 ?结构体中的并行语句主要有以下7种: 并行信号赋值语句(CONCURRENT SIGNAL ASSIGNMENTS)。 进程语句(PROCESS STATEMENTS)。 块语句(BLOCK STATEMENTS)。 条件信号赋值语句(SELECTED SIGNAL ASSIGNMENTS)。 元件例化语句(COMPONENT INSTANTIATIONS)。 生成语句(GENERATE STATEMENTS)。 并行过程调用语句(CONCURRENT PROCEDURE CALLS)。 NAND与非 XOR异或 XNOR异或非 NOR或非 综合运用:程序设计与仿真 基本门电路、选择器、译码器、触发器及简单组合电路等。 例1  2输入与非门电路 LIBRARY ieee; USE ieee.std_logic_1164.all; entity ex1 is port(a,b: in std_logic; y: out std_logic); end ex1; architecture nand2pp OF ex1 is begin y=a nand b; end nand2pp; 例2: 2输入或非门 LIBRARY ieee; use ieee.std_logic_1164.all; enti

文档评论(0)

638922bb + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档