周晏红.docVIP

《EDA技术》课程集中实训报告 学生姓名（学号）： 周晏红（0901185） 专业班级： 电信091 指导教师： 李老师 起止日期：2011.8.29～2011.9.9 绵阳职业技术学院信息工程系 Mianyang vocational and technical college 《EDA技术》课程实训任务单 一、设计题目：基于CPLD的数字钟设计 二、设计目的 1、掌握可编程逻辑器件的基本原理及利用EDA开发工具QuartusII进行可编程逻辑器件设计的方法； 2、掌握用CPLD/FPGA进行计数器、译码器及LED动态扫描显示驱动电路设计的方法； 3、熟练掌握可编程逻辑器件的原理图层次化设计方法； 4、掌握利用QuartusII进行软件仿真及对可编程逻辑器件进行硬件下载的方法。 三、设计任务及要求 设计并实现数字钟。下载芯片：Altera的MAX7000S系列EPM7128SLC84。时钟具有以下基本功能： 1、具有时、分、秒显示，24小时循环计时功能； 2、具有时间校准（调时或对时）功能； 四、设计时间及进度安排 设计时间共二周（2006.2.27～2006.3.17）,具体安排如下表： 周安排 设 计 内 容 设计时间 第一周 数字钟时、分、秒、整点报时、动态扫描、译码器等模块的程序编写。 2011.8.29～2011.9.2 第二周 修改数字钟各模块，使之具有时、分、秒显示，24小时循环计时功能，且能24制与12制转换。 2011.9.5～2009.9.9 五、指导教师评语及学生成绩 指导教师评语: 年 月 日 成绩 指导教师(签字): 目 录 《EDA技术》课程实训任务单 II 第1章 课程实训的目的 3 第2章 课程实训的内容 4 简易数字钟的EDA设计 4 2.1 设计要求 4 2．2 功能描述 4 第1章 课程实训的目的 课程实训是学生理论联系实际的重要实践教学环节，是对学生进行的一次综合性专业设计训练。通过课程实训使学生获得以下几方面能力，为毕业设计（论文）奠定基础。 1、进一步巩固和加深学生所学一门或几门相关专业课（或专业基础课）理论知识，培养学生设计、计算、绘图、计算机应用、文献查阅、报告撰写等基本技能； 2、培养学生实践动手能力及独立分析和解决工程实际问题的能力； 3、培养学生的团队协作精神、创新意识、严肃认真的治学态度和严谨求实的工作作风。 第2章 课程实训的内容 简易数字钟的EDA设计 2.1 设计要求 本案例将在QuartusII开 图6-4多功能数字式电子钟的系统框图 1输入 1)K1:模式选择键，第一次按K1按钮时为校秒状态, 按第二次为校分状态, 按第三次为校时状态,按第四次为计时状态,系统初始状态为计时状态。 2)K2:手动校时调整键，当按住该键不放时，表示调整时间直至校准的数值，松开该键则停止调整。 3)clk_1kHz:1000Hz的基准时钟输入，该信号10分频后作为整点报时所需的音频信号的输入时钟，1000分频后作为数字钟输入时钟。 2输出 HH[1..0] HL[3..0]为BCD码小时输出显示MH[2..0] ML[3..0] 为 BCD码分输出显示SH[2..0] SL[3..0]为BCD码秒输出显示alarm为报时输出。 BCD码计数器模块；分计数和秒计数子模块均为六十进制可预置BCD码计数器模块。 2)秒计数器模块的EDA设计 秒计数模块程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity second is port(reset,clk,setmin:in std_logic; daout:out std_logic_vector(7 downto 0); enmin:out std_logic); end second; architecture behav of second is signal count :std_logic_vector(3 downto 0); signal counter :std_logic_vector(3 downto 0); signal carry_out1 :std_logic; signal carry_out2 :std_logic; begin p1:process