第章 TMSCxx硬件系统.ppt

第2章 TMS320C54xx硬件系统 2.1 TMS320C54xx 硬件结构简介 2.2 C54xx引脚和信号说明 2.3中断和定时 2.4串口 2.5 DMA控制器 2.6 HPI-8接口 一、总线结构 内部采用多总线结构（八组16-bit总线） ，可以在一个机器周期内从程序存储器取1条指令、从数据存储器读2个操作数或向数据存储器写1个操作数，这种并行处理大大提高了DSP的运行速度。 (1)程序总线（PB）传送从程序存储器来的指令代码和立即数。 (2)三组数据总线（CB，DB和EB）连接各种元器件，如CPU、数据地址产生逻辑、程序地址产生逻辑，片内外设和数据存储器。 CB和DB总线传送从数据存储器读出的操作数。EB总线传送写入到存储器中的数据。 (3)四组地址总线（PAB，CAB，DAB和EAB）传送执行指令所需要的地址。 C54x通过使用两个辅助寄存器算术单元（ARAU0和ARAU1） (Auxiliary Register Arithmetic Unit) ，每周期能产生两个数据存储器地址。 PB总线能把存储在程序空间的数据操作数（如系数表）传送到乘法器和加法器中进行乘/累加运算，或者在数据移动指令（MVPD和READA）中传送到数据空间。这种能力再加上双操作数读的特性，支持单周期3操作数指令的执行，如FIRS指令。 二.中央处理器单元