EDA课设.docVIP

目 录 1引言 1 2 Quartus II介绍 2 3出租车计价器设计 3 3.1出租车计价器的设计原理 3 3.2各模块功能模块设计 3 3.2.1分频模块 4 3.2.2计量模块 4 3.2.3控制模块 4 3.2.4计费模块 4 3.2.5译码显示模块 5 3.2.6顶层模块 5 3.3硬件仿真 6 4总结 7 参考文献 8 附录 9 本设计是一个简易的出租车计费系统，实现计价功能，计费标准为按行程里程收费，起步价为6.00元，当里程小于3公里时，按照起价计费，车行超过3公里后在按1.2元/公里收费，等待累积时间超过2min，按照每分钟1.5元计费。能模拟汽车的启动，停止，暂停等状态。并用LED数码管实时显示车费和汽车行驶里程，用两位数字显示汽车行驶里程，显示方式为“XX”，单位为km。计程范围为0—99km，计程分辨率为1km；用五位数字显示总费用，显示方式为“XXX.X”，单价为元。计价范围为0—999.9元，计价分辨率为0.1元。此计费器要设有一个由司机控制的整体复位控制。 本设计采用VHDL硬件描述语言作为设计手段，采用自顶向下的设计思路，得到一种出租车计价系统的软件结构，通过QuartusⅡ软件下进行仿真，证明所设计的电路系统完成了出租车计价的功能，各项指标符合设计要求。 本次课程设计可以熟练掌握了课本上的一些理论知识，课程设计也是一个学习新知识、巩固加深所学课本理论知识的过程，它培养了我们综合运用知识的能力，独立思考和解决问题的能力。加深我们对的理解。 Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。本设计是一种采用FPGA芯片进行出租车计费器，主要分为分频模块、计量模块、计费模块、控制模块等模块，利用FPGA的可编程性，简洁又多变的设计方法，缩短了研发周期。主要采用了FPGA芯片，使用VHDL语言进行编程，使其具有了更强的移植性，更加利于产品的升级。 根据设计要求，系统的输入信号clk，计价开始信号Start，等待信号Stop，里程脉冲信号fin。系统得输出信号有：总费用数cha0 ~cha3，行驶距离km0 ~km1，等待时间min0 ~min1 等。系统有两个脉冲输入信号clk_、fin，其中clk_将根据设计要求分频成12Hz、15Hz和1Hz分别作为公里计费和超时计费的脉冲。两个控制输入开关start、stop；控制过程为：start作为计费开始开关，当start为高电平时，系统开始根据输入的情况计费。当有乘客上车并开始行驶时，fin脉冲到来，进行行驶计费，此时的stop需要置为0；如需停车等待，就把stop变为高电平，并去除fin输入脉冲，进行等待计费；当乘客下车且不等待时，将stop和fin同时置为0,来读取最终的行驶路程数、等待时间与最后的总费用，直接将start置为0，系统停止工作；价格开始归为起步价6.00元。 整个设计由分频模块、计量模块、计费模块、控制模块等四个部分组成。 其中计量模块是整个系统实现里程计数和时间计数的重要部分；控制模块是实现不同计费方式的选择部分，根据所设计的使能端选择是根据里程计费还是根据等待时间计费；同时设计通过分频模块产生不同频率的脉冲信号来实现系统的计费。计量模块采用1H的驱动信号，计费模块采用12H、15H的驱动信号；计量模块每计数一次，计费模块就实现12次或者15次计数，即为实现计时的1.5 元/min、计程时的1.2元/km的收费。组成框图如图-1所示： 图-1 系统结构框图 由于试验箱上没有12Hz和15Hz的整数倍时钟信号，因此我们采用频率较大的750khz进行分频，以近似得到12H、15H和1H的时钟频率。本设计中通过以上三种不同频率的脉冲信号实现在计程车在行驶、等待两种情况下的不同计费。分频模块元件如图-2所示： 图-2 分频模块元件图 计量模块主要完成计时和计程功能。 计时部分：计算乘客的等待累积时间，当等待时间大于2min时，本模块中en1使能信号变为1；当clk1每来一个上升沿，计时器就自增1,计时器的量程为59min，满量程后自动归零。 计程部分：计算乘客所行驶的公里数，当行驶里程大于3km时，本模块中en0使能信号变为1；当clk1每来一个上升沿，计程器就自增1,计程器的量程为99km，满量程后自动归零。 Start置1程序始终处于计费状态，当fin脉冲到来时k0和k1进入计程状态，且k0每次满9就向