单片机接口技术第四次实验.docVIP

I2C总线应用实验 一、I2C总线介绍 1.1 I2C总线的特性 在单片机应用系统中推广I2C总线后将会大大改变单片机应用系统结构、性能，对单片机的应用开发带来以下好处。 1、可最大限度地简化结构，二线制的I2C串行总线使得各电路单元之间只需最简单的2线连接，而且总线接口都已集成在器件中，不需另加总线接口电路，这样减少电路板面积，提高了可靠性，降低了成本。 2、可实现电路系统的模块化、标准化设计。在I2C总线上各单元电路相互之间没有其它连线，用户常用的单元电路基本上与系统电路无关，故极易形成用户自己的标准化、模块化设计。 3、I2C总线各节点具有独立的电气特性，各节点单元电路能在相互不受影响的情况下， 甚至在系统供电情况下接入或撤出，且系统可方便地对某一节点电路进行故障诊断与跟踪，有极好的可维护性。 4、I2C总线系统构成具有最大的灵活性、系统改型设计、或对已加工好的电路板需扩展功能时，对原有设计及电路板系统影响最小，同时标准I2C总线模块的组合开发大大地缩短了新品的开发周期。 1.2 标准模式I2C总线规范 I2C总线通过2根线——串行数据（SDA）和串行时钟（SCL）线连接到总线上的任何一个器件，每个器件都应有一个唯一的地址，而且都可以作为一个发送器或接收器。此外，器件在执行数据传输时也可以被看作是主机或从机。 发送器：本次传送中发送数据（不包括地址和命令）到总线的器件。 接收器：本次传送中从总线接收数据（不包括地址和命令）的器件。 主机：初始化发送、产生时钟信号和终止发送的器件，它可以是发送器或接收器。主机通常是微控制器。 从机：被主机寻址的器件，它可以是发送器或接收器。 I2C总线是一个多主机的总线，也即可以连接多于一个能控制总线的器件到总线。当2个以上能控制总线的器件同时发动传输时，只能有一个器件能真正控制总线而成为主机，并使报文并不被破坏，这个过程叫做仲裁。与此同时，能使多个能控制总线的器件产生时钟信号的同步。 SDA和SCL都是双向线路，连接到总线的器件的输出级必须是漏极开路或集电极开路，都通过一个电流源或上拉电阻连接到正的电源电压，这样才能够实现线与功能。当总线空闲时，这2条线路都是高电平。在标准模式下，数据传输的速度为0~100Kbit/s。 1、 位传输 I2C总线上每传输一个数据位必须产生一个时钟脉冲。 数据的有效性 SDA线上的数据必须在时钟线SCL的高电平周期保持稳定，数据线的电平状态只有在SCL线的时钟信号是低电平时才能改变，如图(31-1)所示。在标准模式下，高低电平宽度必须不小于4.7Ns。 图 (31-1) I2C总线的位传输 起始和停止条件 在I2C总线中，唯一违反上述数据有效性的是起始（S）和停止（P）条件，如图(31-2)所示。起始条件（重复起始条件）；在SCL线是高电平时，SDA线从高电平向低电平切换。停止条件：在SCL线是高电平时，SDA线由低电平向高电平切换。 图 (31-2) 起始和停止条件 起始和停止条件一般由主机产生。起始条件作为一次传送的开始，在起始条件后总线被认为处于忙的状态。停止条件作为一次传送的结束，在停止条件的某段时间后，总线被认为再次处于空闲状态。重复起始条件既作为上次传送的结束，也作为下次传送的开始。 2、 数据传输 字节格式 发送到SDA线上的每个字节必须为8位。每次传输可以发送的字节数量不受限制。每个字节后必须跟一个应答位。首先传输的是数据的最高位（MSB）,见图(31-3)所示。 图 (31-3) I2C总线的数据传输 应答 相应的应答时钟脉冲由从机产生。在应答的时钟脉冲期间，发送器释放SDA线（高）。在应答的时钟脉冲期间，接收器必须将SDA线拉低，使她在这个时钟脉冲的高电平期间保持稳定的低电平。如图3. 3中时钟信号SCL的第9位。 一般说来，被寻址匹配的从机或可继续接收下一字节的接收器将产生一个应答。若作为发送器的主机在发送完一个字节后，没有收到应答位（或收到一个非应答位），或作为接收器的主机没有发送应答位（或发送一个非应答位），那么主机必须产生一个停止条件或重复起始条件来结束本次传输。 若从机—接收器不能接收更多的数据字节，将不产生这个应答位：主机—接收器在接收完最后一个字节后不产生应答，通知从机—发送器数据结束。 3、 仲裁与时钟发生 同步 时钟同步通过各个能产生时钟的器件线与连接到SCL线上来实现的，上述的各个器件可能都有自己独立的时钟，各个时钟信号的频率、周期、相位和占空比可能都不相同，由于“线与”的结果，在SCL线上产生的实际时钟的低电平宽度由低电平持续时间最长的器件决定，而高电平宽度由高电平持续时间最短的器件