算法图形产生器模块分析.pdfVIP

电 子 工 业 毫 用 设 备 - 算法图形产生器模块分析 管杰 ，闫鹏 (北京半导体行业协会测试 中心，北京 100083：清华大学微 电子所 ，北京 100084) 摘要：描述 了自动测试系统 内置的算法图形产生器(ALPG)模块，对它的硬件结构、测试 图形程序 构成以及测试算法等方面进行了研究。 关键词：算法图形产生器 ：自动测试系统：存储器 ：SoC 中图分类号：TN407 文献标识码：A 文章编号：1004—4507(2004)ll一0037—04 ALPG(AlgorithmicPatternGenerator)moduleanalyse GUANJie，YANPeng (BeijingSemiconductorIndustryAssociationtestcenter，100083； InstituteofMicroelectronicsofTsinghuaUniversity，Beijing100084，China) Abstract：TheALPG(AlgorithmicPatternGenerator)moduleinATE(AutomaticTestEquipment)isde— scribedinthispaper．Andsomeresearchonthemoduleisgivenwhichincludesthearchitectureofhrad— ware，thestructureoftestpattern programandthetestalgorithm． Keywords：ALPG(AlgorithmicPatternGenerator)；ATE(AutomaticTestEquipment)；memory；SoC ALPG模块的需求背景 杂，需要ATE系统有巨大的测试矢量存储深度，而 针对存储器的这些测试图案往往是单调重复地进 随着 SoC的日益推广应用，对于SoC的测试面 行同样数据的读写操作，这种图案的编写生成既繁 临着越来越多的挑战。嵌入式存储器大量的存在于 琐又 占用大量的测试矢量硬件存储资源。 SoC芯片内，加入BIST电路来对其进行测试固然是 而如果采用专用的存储器测试系统，将会使测 一 种很好的测试解决方案，但BIST结构在使电路 试图案的编写生成变得非常容易而简明，不过这又 可测性提高的同时也带来了负面的影响，即：加大了 带来了测试成本的大幅提高。测试成本的提高来源 电路的面积，尤其对于中小容量的嵌入式存储器影 于两个方面：一是专用的存储器测试系统价格非常 响更大。 的昂贵，而它的功能往往只限于存储器本身的测 在很多的SoC芯片内，由于各种的原因不便加 试；二是SoC芯片内不仅有存储器电路，数字逻辑 入 BIST结构来对嵌入式存储器进行测试，如果采 及模拟类的A／D、D／A、PLL等都普遍应用于SoC芯 用功能逻辑测试的方法对其进行测试将会非常复 片内，如果分别采用两套系统对 SoC芯片进行存储 收稿 日期 ：2004-10-10 作者简介：管杰 (1966-)，男，本科 ，测试工程师，研究方向为集成电路测试技术及测试系统。 器单元的测试和数字及模拟 电路逻辑单元的测试， ALPG硬件与PDS单元及 SQPG硬件协同工作，来 显然是非常不切实际的，既要 占用 昂贵的ATE系 完成ALPG的算法图形的执行。 统机时又要花费太多的测试时间。 用户的需求和市场的需要是促进现代 ATE系 2．1 算法图形生成器(ALPG) 统发展的动力，针对SoC内核中的嵌入式存储器的 算法图形生成器具有代数记录功能，能为存储 测试问题，处于ATE行业领先的几大测试厂商纷 器测试生成所需要的信号图形，图形生成器并行模 纷拿出了他们的解决之道，而 内置于 ATE系统内 式下，由向量生成控制寄存器和连续图形生成器控 部的ALPG模