- 1、本文档共28页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
关于第一章和第三章内容的补充.ppt
小结:Bipolar: 基区(Base),基区宽度Wb 发射区(Emitter) 收集区(Collector) NPN,PNP 共发射极特性曲线 放大倍数?、? 特征频率fT 1半导体集成电路概述 集成电路(Integrated Circuit,IC) 芯片(Chip, Die) 硅片(Wafer) 集成电路的成品率: Y= 硅片上好的芯片数 硅片上总的芯片数 100% 成品率的检测,决定工艺的稳定性,成品率对集成电路厂家很重要 集成电路发展的原动力:不断提高的性能/价格比 集成电路发展的特点:性能提高、价格降低 集成电路的性能指标: 集成度 速度、功耗 特征尺寸 可靠性 主要途径:缩小器件的特征尺寸 增大硅片面积 功耗 延迟积 集成电路的关键技术:光刻技术(DUV) 缩小尺寸:0.25~0.18mm 增大硅片:8英寸~12英寸 亚0.1mm:一系列的挑战, 亚50nm:关键问题尚未解决 新的光刻技术: EUV SCAPEL(Bell Lab.的E-Beam) X-ray 集成电路的制造过程: 设计 工艺加工 测试 封装 定义电路的输入输出(电路指标、性能) 原理电路设计 电路模拟(SPICE) 布局(Layout) 考虑寄生因素后的再模拟 原型电路制备 测试、评测 产品 工艺问题 定义问题 不符合 不符合 集成电路产业的发展趋势: 独立的设计公司(Design House) 独立的制造厂家(标准的Foundary) 集成电路类型:数字集成电路、模拟集成电路 数字集成电路基本单元:开关管、反相器、组合逻辑门 模拟集成电路基本单元:放大器、电流源、电流镜、转换器等 2 双极集成电路基础 有源元件:双极晶体管 无源元件:电阻、电容、电感等 双极数字集成电路 基本单元:逻辑门电路 双极逻辑门电路类型: 电阻-晶体管逻辑 (RTL) 二极管-晶体管逻辑 (DTL) 晶体管-晶体管逻辑 (TTL) 集成注入逻辑 (I2L) 发射极耦合逻辑 (ECL) 双极模拟集成电路 一般分为: 线性电路(输入与输出呈线性关系) 非线性电路 接口电路:如A/D、D/A、电平位移电路等 3 MOS集成电路基础 基本电路结构:MOS器件结构 基本电路结构:CMOS 基本电路结构:CMOS MOS集成电路 数字集成电路、模拟集成电路 MOS 数字集成电路 基本电路单元: CMOS开关 CMOS反相器 IN OUT CMOS开关 W W VDD IN OUT CMOS反相器 VDD Y A1 A2 与非门:Y=A1A2 4 影响集成电路性能的因素和发展趋势 有源器件 无源器件 隔离区 互连线 钝化保护层 寄生效应:电容、有源器件、电阻、电感 4 影响集成电路性能的因素和发展趋势 器件的门延迟: 迁移率 沟道长度 电路的互连延迟: 线电阻(线尺寸、电阻率) 线电容(介电常数、面积) 途径: 提高迁移率,如GeSi材料 减小沟道长度 互连的类别: 芯片内互连、芯片间互连 长线互连(Global) 中等线互连 短线互连(Local) 门延迟时间与沟到长度的关系 减小互连的途径: 增加互连层数 增大互连线截面 Cu互连、Low K介质 多芯片模块(MCM) 系统芯片(System on a chip) 减小特征尺寸、提高集成度、Cu互连、系统优化设计、SOC 集成电路芯片中金属互连线所占的面积与电路规模的关系曲线 互连线宽与互连线延迟的关系 互连技术与器件特征尺寸的缩小 (资料来源:Solidstate Technology Oct.,1998) 集成电路中的材料
文档评论(0)