5 运算器.pptVIP

§ 5 .1 运算器的概述 一、运算器的分类 § 5 · 2 定点运算器 二、定点运算器的组成 1、定点数（补码编码）加、减法 （1）定点加减法公式 [ x + y ]补= [x – y ]补= （4）加减法运算溢出判别电路 逻辑表达式 ① V= fA· fB · fs + fA · fB · fs ② V=Cf ·C+ Cf ·C=Cf⊕C ③ V=fs1 · fs2 + fs1 · fs2 =fs1⊕ fs2 逻辑电路图 （2）定点原码1位乘法的硬件电路 （2）定点原码1位除法硬件实现 4、定点运算部件 § 5 · 3 浮点运算器 一、浮点加、减法运算器 1、浮点加减运算步骤 二、浮点乘法、除法运算器的硬件组成 § 5 · 4 改善和增加运算器功能的几种硬件实现 一、阵列乘法器 阵列乘法器完成X ·Y 乘法运算，阵列的每一行送入乘数Y的每 一位数据，各行错开形成的每一斜列则送入被乘数的每一数位。 二、奇偶校验位的形成及校验的硬件实现 1、数据校验码：是一种常用的带有发现某些错误或自动改错能力 和数据编码方式。（奇偶、海明和循环冗余） 2、奇偶校验码：是一种能发现数据代码中1位出错情况的编码，常 用于存储器读写检查或ASCII字符传送中的检查。 奇校验：加上校验位后1的个数为奇数。 偶校验：加上校验位后1的个数为偶数。 3、奇偶校验电路 例1 已知芯片Am2901的内部逻辑示意图、控制信号说明表如图所示 * * 串行运算器 并行运算器 1、操作数参与运算的时间 2、操作数类型 定点运算器 浮点运算器 3、进位制 二进制运算器 十进制运算器 二、运算器的主要技术指标 1、机器字长： 2、运算速度 普通法 吉布森法 基准法 运算器中寄存器的位数。 串行进位运算器 并行进位运算器 运算器结构、运算方法、存取速度 操作系统 描述运算速度方法 运算过程 （1）第一个操作数送A锁存器。 （2）第二个操作数送B锁存器。 （3）结果送到目标空间。 特点 （1）操作过程简单。 （2）控制电路简单，运行速度慢。 一、定点运算器的基本结构 ALU、寄存器、锁存器、移位器和数据总线。 1、单总线结构 内部数据总线 ALU A B 通用寄 存器组 状态标志寄存器 2、双总线结构 通用寄存器 锁存器 状态标志寄存器 A L U 3、三总线结构 特点 速度比较快 通用 寄存器组 ALU 状态标志寄存器 总线 旁路器 总线1 总线2 总线3 特点：速度快，硬件控制复杂。 运算过程 （1）将操作数1、 操作数2分别从总 线1、总线2送入 ALU，并存结果于锁存器。 （2）从锁存器中取出结果送入目标空间。 运算过程 操作数通过 两条数据线 送入ALU， 将结果通过 总线3送入通用寄存器。 [x]补+[y]补 [x]补+[- y]补 否 是 溢出 加 减 B+2-n → B C=A+B（mod2） 结束 且A0=B0 A0≠C0 ？ （2）流程 （3）补码加、减的硬件实现的逻辑框图 加： A→ALU， B→ALU， ALU→A 减： A→ALU， B→ALU， ALU+1，ALU→A … … A B ALU→A 0 1 0 1 0 1 0 1 … … … … … … … B→ ALU B→ ALU ALU+1 A→ ALU + fA fB fS + C Cf + fs2 fs1 2、定点原码1位乘法 （1）定点原码1位乘法流程 是 否 是 否 yn=1 Zi=0，N=0 zi +x* →zi N+1→N Z0=x0⊕y0 开始 结束 zi +0 部分积Zi 和乘数Y右移一位 N=n? 移位电路 ALU加法器 A 部分积 B 被乘数 C 乘数 0 ALU/2→A B→ ALU A→ ALU C/2→C 计数器 （3）工作原理 乘法开始前，A、ALU清零，被乘数放在B，乘数放于C。计数 器初始值为n+1。当计数为0时，A放积高位部分，C放积低位部分。 乘法操作的控制信号： C/2 →C，Cd-1 →Cd，A →ALU ，B →ALU，ALU/2 →ALU Cd≠0 3、定点原码1位