计算机组成原理实验实验一.docVIP

山西大学计算机与信息技术学院 实验报告 姓 名 学 号 专业班级 200级 课程名称 实验日期 201年月 指导教师 成 绩 实验名称 实验目的： 二、实验原理： 运算器通路图DR1 DR2 S3 S2 S1 S0 M=0（算术运算） M=1（逻辑运算） CN=1(无进位) CN=0(有进位) A B 0 0 0 0 A B 0 0 0 1 A B 0 0 1 0 A B 0 0 1 1 A B 0 1 0 0 F= A B 0 1 0 1 A B 0 1 1 0 A B 0 1 1 1 A B 1 0 0 0 A B 1 0 0 1 A B 1 0 1 0 A B 1 0 1 1 A B 1 1 0 0 A B 1 1 0 1 F=A加(A+B) A B 1 1 1 0 A B 1 1 1 1 为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273实现）来锁存数据。要将内总线上的数据锁存到DR1或DR2中，则锁存器74LS273的控制器LDDR1或LDDR2须为高电平。当T4脉冲到来时，总线上的数据就被锁存进DR1或DR2中了。 为控制运算器将内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245实现）。若要将运算结果输出到总线上，则要经过三态门74LS245的控制端ALU-B置低电平，否则输出高阻态。 数据输入单元用以给出参与运算的数据，其中输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号SW-B取低电平时，开关上的数据就通过三态门而送入内总线中。 总线数据显示灯（在BUS UNIT单元中）已与内总线相连，用来显示内总线上的数据。控制信号中除T4脉冲信号外，其它均为电平信号。 由于实验电路中的时序信号均已连至“W/R UNIT”单元中相应时序信号引出端，因此需要将“W/R UNIT”单元中的T4接至“STATE UNIT”单元中的微动开关KK2的输出端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。 S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号用“SWITCH UNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1、LDDR2为高电平有效。 三、实验步骤： “算术逻辑实验接线图”连接电路。(图中将用户需要连接的信号线用小圆圈标明) 算术逻辑实验接线图 仔细查线无误后，接通电源。 用输入开关向暂存器DR1置数。 拨动微动开关形成二进制数。（数值显示，灯亮为0、灭为1） 使SWITCH UNIT单元中的开关SW-B=0（打开数据输入三态门）、ALU-B=1（关闭ALU输出三态门）、LDDR1=1、LDDR2=0。 按动微动开关KK2，则将二进制数置入DR1中。 用输入开关向暂存器DR2置数。 拨动输入开关形成二进制数。 SW-B=0，ALU-B=1，改变LDDR1、LDDR2，使LDDR1=0、LDDR2=1。 按动微动开关KK2，则将二进制数置入DR2中。 检验DR1和DR2中存的数是否正确。 关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），并使LDDR1=0、LDDR2=0，关闭寄存器。 置S3、S2、S1、S0、M为1 1 1 1 1，总线显示灯则显示DR1中的数。 置S3、S2、S1、S0、M为1 0 1 0 1，总线显示灯则显示DR2中的数。 改变运算器的功能设置，观察运算器的输出。 SW-B=1、ALU-B=0保持不变。 按“实验结果表”置S3、S2、S1、S0、M、Cn的数值，并观察总线显示灯显示的结果。 例如：置S3、S2、S1、S0、M、Cn为1 0 0 1 0 1，运算器进行加法运算。 置S3、S2、S1、S0、M、Cn为0 1 1 0 0 0，运算器进行减法运算。 验证74LS181的算术运算和逻辑运算功能（采用正逻辑）。 在给定DR1和DR2的情况下，改变运算器的功能设置，观察运算器的输出，填入“实验结果表”中，并结合74LS181功能表理论分析进行比较和验证。 四、实验结果及分析：实验结果表DR1 DR2 S3 S2 S1 S0 M=0（算术运算） M=1（逻辑运算） CN=1(无进位) CN=0(有进位) 0 0 0 0 F= F= F=01000001 0 0 0 1 F= F= F=01000001 0 0 1 0 F= F= F= 1011