数字钟实习报告材料　.doc

1. 电路原理与设计概论 方案的论证和选择 数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。 因此，研究数字钟及扩大其应用，有着非常现实的意义。 采用74LS系列的芯片为核心,虽然结构简单，但通俗易懂，不像单片机系统的复杂内部结构。既能更好的了解数字钟的工作原理，也是广大初学者的首选芯片之一。 CMOS是场效应管构成(单极性电路)，TTL为双极晶体管构成（双极性电路） COMS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作 CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力 CMOS功耗很小，TTL功耗较大（1～5mA/门） CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当 CMOS的噪声容限比TTL噪声容限大 通常以为TTL门的速度高于“CMOS门电路。 TTL电路是电流控制器件，而coms电路是电压控制器件。实现对时分秒数字显示的计时装置,周期为小时，显示满刻度为时59分59秒，并具有校时功能数字电子钟。电路主要采用中集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、电源模块、时钟译码显示电路模块、校时模块等部分组成。采用低功耗的芯片及显示器，发生器使用、将标准秒信号送入秒计数器计数器、，、校时用来对时、分、秒显示数字进行调整的过六LED七段显示器显示出来 电路的设计方案（原理方框图如图所示 特别值得一提的是，本次设计借助了Protel,Multisim(EDA),Proteus(电路仿真软件)，很大程度上提高了本次设计效率，在构建硬件之前我就对电路进行了仿真，确认上述设计方案是可行的。 1.2 电路原理及其分析 如图1.1所示，数字钟电路电路系统由主体电路和扩展电路两大部分组成。其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器输出经译码器送显示器。计时出现误差时可以用校时电路进行较时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。 本次设计的是一个多功能数字钟，以数字形式显示时，分，秒的时间，具有有手动校时和较分的基本功能，此外在主体电路运行正常的情况下我还对电路进行了功能扩展，使其具有了仿电台正点报时功能。 仿广播电台正点报时电路在每小时的最后50秒开始报时（奇数秒时）直至下一小时开始，其中前4响为低音，最后一响为高音。分别为51秒，53秒，55秒，57秒发低音，第59秒发高音，高音低音均持续1秒。 图1.2 数字主体电路逻辑图 2. 主体电路的设计与装调 振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟的准确程度。通常选用石英晶体构成振荡器电路。一般来说，振荡的频率越高，计时精度越高。如果精度要求不高则可以采用由集成逻辑门与R、C组成的时钟源振荡器或集成电路计时器555与R、C组成的多谐振荡器,电路参数如图2所示.接通电源后，电容C1被充电，当Vc上升到2Vcc/3时，使vo为低电平，同时放电三极管T导通，此时电容C1通过R2和T放电，Vc下降。当Vc下降到Vcc/3时，vo翻转为高电平。电容C1放电所需时间为 tpL=R2ln2≈0.7R2C1 当放电结束时，T截止，Vcc将通过R1、R2向电容器 C1充电，一；Vc由Vcc/3上升到2Vcc/3所需的时间为 tpH=(R1+R2)C1ln2≈0.7(R1+R2)C 当Vc 上升到2Vcc/3 时，电路又翻转为低电平。如此周而复始，于是，是在电路的输出端就得到一个周期性的矩形波。其振荡频率为 f=1/(tpL+tpH) ≈1.43/[(R1+2R2)C] 振荡周期：T=T1+T2=(R1+2R2)C1In2 得 R1+2R2=T/C1In2=14.2k 故选定R1=2K,R2=5.1K 由于555定时器内部的比