80C51的结构和原理.ppt

80C51单片机的特殊功能寄存器（SFR） 2.4 80C51的并行口结构与操作 2.4.1 P0口、P2口的结构 一、 P0口的结构 当系统不进行片外的ROM扩展，也不进行片外RAM扩展时，P0用作通用I/O口。 输出时，需外接上拉电阻。 输入时，读锁存器时，直接读取（ANL P0，A） 读引脚时，要先向端口送‘1’，然后再读。 MOV A，P0 P0用作通用I/O口--准双向口 P0用作地址/数据总线 当系统进行片外的ROM扩展或RAM扩展时，P0用作地址/数据总线。 CPU在执行输入/输出指令时，低8位地址信息和数据信息分时地出现在地址/数据总线上。输出时，把数据信息送到P0.X引脚上，输入时，把外部数据送到内部总线上。 P0口作为地址/数据总线使用时是一个真正的双向口。 二、 P2口的结构 1、 P2用作通用I/O口 输出时，直接输出，不需上拉电阻。 当不在单片机芯片外部扩展程序存储器，或只扩展256B的片外RAM时，P2口仍可以作为通用I/O口使用。 输入时，和P0口一样。 P2口在作为通用I/O口时，属于准双向口。 2、P2用作地址总线 当需要在单片机芯片外部扩展程序存储器或扩展的RAM容量超过256字节时，单片机内硬件自动连接地址线，这时P2.X引脚的状态正好与地址线的高8位信息相同。 2.4.2 P1口、P3口的结构 一、 P1口的结构 P1口是通用的准双向I/O口，输入输出时和P0、P2口一样 P1口由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成。输出驱动电路与P2口相同，内部设有上拉电阻。 二、 P3口的结构 1、P3用作第一功能（通用I/O口） P3口作为通用I/O口时，属于准双向口。其操作与P0、P1、P2完全相同。 2、P3用作第二功能使用 当CPU不对P3口进行字节或位寻址时，内部硬件自动将口锁存器的Q端置1。这时，P3口作为第二功能使用。 P3.0 ：RXD（串行口输入）； P3.1 ：TXD（串行口输出）； P3.2 ： 外部中断0输入； P3.3 ： 外部中断1输入； P3.4 ：T0（定时器0的外部输入）； P3.5 ：T1（定时器1的外部输出）； P3.6 ： （片外数据存储器“写”选通控制输出）； P3.7 ： （片外数据存储器“读”选通控制输出）。 2.4.3 并行口的负载能力 P0、P1、P2、P3口的电平与CMOS和TTL电平兼容。 P0口的每一位口线可以驱动8个LSTTL负载。在作为通用 I/O口时，由于输出驱动电路是开漏方式，由集电极开路（OC门）电路或漏极开路电路驱动时需外接上拉电阻；当作为地址/数据总线使用时，口线输出不是开漏的，无须外接上拉电阻。 中央处理单元 CPU central processing unit 算术运算单元 ALU Arithmetic Logical Unit 芯片 chip 管脚 pin 封装 package 框图 block diagram 总线 bus 随机存储器 RAM 串口 serial port 只读存储器 ROM 并口 parallel port 68.7 657 957 2010 57 599 1050 2008 60.2 530 880 2006 58.1 504 867 2005 24.6 67 272 1987 29.8 57 191 1986 29.3 48 164 1984 23.4 39 167 1983 17.1 32 187 1982 10.8 28 259 1981 8.4 28 333 1980 6.1 28.4 468.5 1979 6.6 40.2 610 1978 4.8 27 570 1977 录取比例% 录取人数(万) 报考人数(万) 年份 历年高考录取比例 每年同龄人口2千万 2.1 80C51系列概述 MCS-51是Intel公司生产的一个单片机系列名称。采取HMOS工艺或CHMOS工艺。 增强型： 8052/8752/8032 80C52/87C52/80C32/89C52 基本型： 8051/8751/8031(HMOS) 80C51/87C51/80C31/89C51(CHMOS) 80C51典型产品资源配置 5 2 1 2 128 4K FLASH 89C4051 5 2 1 2 128 2K FLASH 89C2051 非总 线型 6 3 1 4 256 8K FLASH 89C52 6 3 1 4 256 8KEPRO