5.5可编程时序逻辑电路.pptVIP

* 二、可编程同步减法计数器 利用集成减法或可逆计数器的预置数功能实现。 如二进制减法计数器 CC14526 ： CC14526 Q0 Q1 Q2 Q3 CP BO CP CF D0 D1 D2 D3 1 EN CR LD CR 1 D0 D1 D2 D3 LD B EN 异步清零 异步置数 CF — 级联反馈输入 (一) N 16 计数容量 = N + 1 N = D3D2D1D0 状态图: D3D2D1D0 ? … ?0 (二) N 16 1 CC14526 Q0 Q1 Q2 Q3 CP BO CP CF D0 D1 D2 D3 EN CR LD B0 EN CC14526 Q0 Q1 Q2 Q3 CP BO CF D0 D1 D2 D3 EN CR LD B1 级联 原则: 1. 最高一级的 CF 接 1； 2. BO接低一级的CF ； 3. 低一级的Q3接高一级的CP ； 4. 最低一级的BO接本级的EN； 5. 其余各级的 EN = 0 ； 6. 各级的CR接在一起、 LD 接在一起由 S 控制。 CR VDD S 1 CC14526 Q0 Q1 Q2 Q3 CP BO CP CF D0 D1 D2 D3 EN CR LD B0 EN CC14526 Q0 Q1 Q2 Q3 CP BO CF D0 D1 D2 D3 EN CR LD B1 CR VDD S CF CF0 N0 工作原理: N1 1. 将预置数送入计数器，使 N = N0 + 16N1； 2. 因 CF0 = B1 = 0，一直按减法规律计数； 3. 当高一级减至0， CF0 = B1 = 1，待低一级也减至0，EN = B0 = 0，禁止CP 输入，计数完成。 5.5.2 可编程逻辑器件 (PLD) (Programmable Logic Device) 一、PLD的基本结构和分类 (一) 基本结构 输 入 电 路 与 门 阵 列 或 门 阵 列 输 出 电 路 ? ? ? ? ? ? 输 入 或项 输入项 积项 输 出 1 A A A A A A PLD的输入缓冲电路 (二) 分类 1. 按可编程情况分 80年代初 可组态 固定 可编程 GAL 70年代末 固定 固定 可编程 PAL 70年代中 固定 可编程 可编程 PLA 70年代初 固定 可编程 固定 PROM 出现年代 输出电路 或阵列 与阵列 分 类 (1) PROM — 可编程只读存储器 I2 I1 I0 O2 O1 O 0 与阵列 (固定) 或阵列 (可编程) 缺点： ? 只能实现标准 与或式 ? 芯片面积大 ? 利用率低,不经济 用途： ? 存储器 ? 函数表 ? 显示译码电路 (Programmable Read Only Memory） (2) PLA — 可编程逻辑阵列 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (可编程) 优点： ? 与阵列、或阵列 都可编程 ? 能实现最简与或式 缺点： ? 价格较高 ? 门的利用率不高 (Programmable Logic Array) (3) PAL — 可编程阵列逻辑 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (固定) 优点： ? 速度高 ? 价格低 ? 采用编程器现场 编程 缺点： ? 输出方式固定 一次编程 (Programmable Array Logic) (4) GAL — 通用阵列逻辑 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (固定) 优点： ? 具有 PAL 的功能 ? 采用逻辑宏单元 使输出自行组态 ? 功能更强，使用 灵活，应用广泛 (Generic Array Logic) 2. 按可编程和改写方法分 直接在目标系统或线路板上编程 软件 在系统可编程 第四代 擦除、编程同时进行 电擦除 编程器(用户) 第三代 先擦除，后编程 紫外光擦除 编程器(用户) 第二代 固定程序、数据、函数表、字符发生器 不能改写 一次性掩模 （厂家） 第一代 特点、用途 改写方法 编程方式 PLD 3. 按组合、时序分 组合型