chp3.pptVIP

现代计算机是以存储器为核心的,构建存储器系统，我们的目标是花最少钱，但是性能最高，也就是说容量尽量大，速度尽量快。 * 速度快的容量低的价格低的离CPU最近， * * 注意： 1、如果计算机中可编址的最小单位是字存储单元，则该计算机称为按字寻址的计算机。如是计算机中可编址的最小单位是字节，则该计算机称为按字节寻址的计算机。一个机器字可以包含数个字节，所以一个存储单元也可包含数个能够单独编址的字节地址。 2、 * 存储单元由n位存储位元构成，一个存储单元有一个地址，存储单元可以是一个字长/一个字节/半个个字长等。 * * 1、基本概念 2、存储器设计思想 3、分层结构：局部性原理 4、静态、动态存储器特点 * Be0~be3接cas0~cas3,选择字节； A23-A22选择模块，上述图中只有一个模块，最多可以接4个模块。接在sel * 三总线外，增加了CLK时钟信号线；DQM为数据屏蔽信号，内部有四个存储体模式寄存器、相关控制器;模式寄存器指示猝发式读写的长度。 * 由Rambus开发的RDRAM采用高速总线方式，不是采用RAS\CAS信号，而是采用面向块操作协议，以包为单位进行交换信息。 * 下面我们来构建一个存储器系统。 * 1、芯片选择；2、地址分配，芯片编号对芯片进行地址分配；3、译码电路设计（带控制信号）；4、图 * 一旦存储元被编程，存储的数据可保持100年之久而无需外电源。 * 上次课我们介绍了如何动态存储器芯片性能: 1.根据程序的局部性原理; 2.FPM-DRAM:快速页模式,先行选择,在列选择,这样可以一次行地址后,再发多个列信号; 3.CDRAM:带高速缓存; 4.SDRAM:同步模式,与处理器同步 一个实例P78例4 ROM: EPROM/EEPROM/FLASH. * 从结构上讲有两种:串行和并行,即NOR和NAND,前者可以随机存取,后者可以顺序存取,删除时按块操作. * 具体方法:参见P88表3.5 * * A2接RAS0/RAS1, RAS0/RAS1分别驱动模块0和模块1,利用A2实现模块之间交叉存取,下面我们通过时序图看一下交叉结构如何提高性能. Rand体,顺序存取 * 动态存取,大家都知道需要刷新,而且在破坏性读后,就要刷新,所以采用模块之间采用交叉方式比顺序快一倍. * * 3.7.1虚拟存储器的基本概念 虚拟空间分逻辑页，虚拟地址由编译程序生成，大小受辅助存储器空间的限制 主存空间分成物理页，地址由CPU引脚送出，用于访问主存的实际地址。 * 3.7.2页式虚拟存储器 每个页的大小为2的整数幂个字 如页的大小为4K，主存空间为1M，虚拟地址为32位 逻辑和物理页号之间的映射关系放在主存的页表之中。 页内行地址 逻辑页号 页内行地址 物理页号 相等，不需变换 怎么变换呢？ * 3.7.2页式虚拟存储器 * 3.7.2页式虚拟存储器 分析： 页表中除了保存映射关系外，还要反映： 装入、修改、替换控制、保护等 页面命中，主存的速度降低了一倍（why？） 页面未命中，替换，页表修改，速度更低了 可以把页面中活跃的部分放在高速存储器中组成快表，在主存储器中的页表称为慢表，快表内容是慢表内容的子集。 优点：容易实现 缺点：如果页面太大,。。。。页面太小，。。。。 * 3.7.2页式虚拟存储器 返 回 * 3.7.3段式虚拟存储器 段式虚拟存储器 段长因程序而异。 地址变换方法 段表的结构（段始址、装入位、段长） 分析： 优点：与程序的自然分段相对应 缺点：存储管理麻烦，碎片 * 3.7.3段式虚拟存储器 返 回 * 3.7.4段页式虚拟存储器 前两者的结合 把程序按照逻辑单位分段，在把各个段分成等长的页。调入和调出是按照页面进行的，也可以实现段的共享和保护 每道程序一个段表和一组页表进行定位 引入了多道程序以后，每道程序要一个基（地址）号地址格式变为： 基号 段号 页号 页内地址 * 3.7.4段页式虚拟存储器 例6（P118） * 3.7.5替换算法 和Cache行替换相似，区别有三（见书） 可以采用LRU、LFU、FIFO等 回写问题（保持数据一致性） MMU(Memory Management Unit) 例页面地址流为：1，2，1，5，4，1，3，4，2，4，分配给该程序有3个页面 * 页 1 2 1 5 4 1 3 4 2 4 中 F I F O 1 1 1 1 4 4 4 4 2 2 2 2 2 2 2 1 1 1 1 4 5 5 5 3 3 3 3 入 入 中 入 换 换 换 中 换 换 L R U 1 1 1 1 1 1 1 1 2 2 4 2 2 2 4 4 4 4 4 4 5 5 5 3 3 3 3 入 入 中 入 换 中 换 中 换 中 * 3.7.6虚拟存