一种低功耗扩展计数型模数变换器设计.pdf

第32卷第4期 固体电子学研究与进展 V01．32。No．4 2012年8月 RESEARCH＆PROGRESSOFSSE Aug．．2012 一种低功耗扩展计数型模数变换器设计。 陈宏雷”伍 冬 沈延钊 许军 (清华大学微电子学研究所，北京，100084) 201I-12—30收稿，2012-02—22收改稿 bit的扩展计数型ADC，设计中采用了1．5bit量化技术和硬件复用技术，其中， 获得了广泛的重视。设计了一种13 1．5bit量化技术降低了系统对比较器精度的要求．因而可使用动态比较器来降低系统的功耗。硬件复用技术利用 了扩展计数型ADC两步变换分时操作的特点，采用同一套模拟器件实现了两个变换过程，既降低了系统功耗，又 06 减小了核心电路的面积。上述设计采用018肛mCMOS混合信号工艺流片验证，芯片核心部分的面积只有0 mm2。测试结果表明该ADC的有效位数(ENOB)为10．6bit，在19．5ks／s的转换频率下功耗只有U5pw。 关键词：扩展计数型模数变换；z厶调制器；硬件复用 中围分类号：TN432；TN76文献标识码：A 文章编号；1000—3819(2012)04—0386—06 ofaLowPower ADC Extended Design Counting CHEN WU SHEN XU HongleiDong YanzhaoJun (InstituteofMicroelectronics，ZsinghuaUniversity，BeOing，100084，CHN) Abstract：Theextended ADCcombinesthe of三△modulatorandthe counting highaccuracy of rateADC．Inthis extended ADCwith1．5bit speed relativelyhigh Nyquist paper．an counting andhardwarereuse is 1．5bit in∑△modulatorre— quantizer techniquedesigned．Thequantizer the a latch leasestheaccuracy on comparators．Asresult，thedynamiccomparator requirement canbeusedtoreducethe addition，the1．5bitDACcanachievelin— powerconsumption．In high the oftheADCisnotinfluenced．TherateADCreusesthe earity．Thereforeaccuracy Nyquist hardwareofthe