SAR ADC调研报告.docVIP

逐次逼近寄存器型ADC调研报告 课 程 名 称 ： 数模混合集成电路设计 专 业（年 级）： 集成电路设计与集成系统（2011） 组 员（学 号）： 王德华 崔 强 朱凤龙 提 交 日 期 ： 2014年10月13日 一、组员分工查阅文献情况： 序 号 组员姓名 （学 号） 所查阅文献格式：文献名称，作者，出版期刊名称，出版年，刊号（卷号）：起始页数-终止页数 1 王德华 参考文献[1-1]：低功耗高精度逐次逼近型模数转换器的设计,袁小龙；赵梦恋；吴晓波；严晓浪,浙江大学学报,2005-10,第40卷12期,1-4页 参考文献[1-2]：逐次比较式A/D转换器的教学研究， 惠星星，佳木斯教育学院学报，2012-06，116期， 163-164页 参考文献[1-3]:Analysis and design of high performance frequency-interleaved ADC,Qiu Lei, IEEE,Year: 2013,116,Page:2022 - 2025 参考文献[1-4]：Digitally Calibrated 768-kS/s 10-b Minimum-Size SAR ADC Array With Dithering,惠星星,IEEE,Year:2012Page:2129 - 2140 2 崔强 参考文献[2-1]：用于SOC系统的逐次逼近型ADC设计,龙善丽；殷勤；吴建辉；王沛,固体电子学研究与进展,2007-08,第27卷 第3期,382-383页 参考文献[2-2]：一种基于蓝牙射频电路可测性设计的8位逐次逼近型ADC，陈坚；洪志良，应用科学学报，2004-12，第22卷 第4期，475-476页 参考文献[2-3]：Increasing the ADC precision with oversampling in a flash ADC,Abumurad, A. Dept. of Comput；Sci. Eng., Pennsylvania State Univ., University Park, PA, USA ；Kyusun Cho,IEEE, Year:2012-10Page:1-4 参考文献[2-4]：A 100MHz S/s, 7 bit VCO-based ADC which is used in time interleaved ADC architectures, Ruihao Si ; Inst. of Microelectron., Tsinghua Univ., Beijing, China ; Fule Li ; Chun Zhang IEEE, Year:2012Page:4-7 3 朱凤龙 参考文献[3-1]：逐次逼近模数转换器的研究及设计赵常昊[D]，电子科技大学2010年，03期，11-15页 参考文献[3-2]：一种8通道12位逐次逼近式A/D转换器的设计，彭新芒；杨银堂；朱樟明，电子工程师，2007年，04期，19-23页 参考文献[3-3]：A 40-GHz-bandwidth, 4-bit, time-interleaved A/D converter using photoconductive sampling,Urata,R.,Solid-StateCircuits,Year:2004,Page:2021 - 2030 参考文献[3-4]：Design of Analog CMOS Integraded Circu it，Behzad Razavi, Year：2010，Issue: 5， Page：370-420 图1. 简单的N位SAR ADC架构 图2给出了一个4位转换示例，y轴(和图中的粗线)表示DAC的输出电压。本例中，第一次比较表明VIN? VDAC。所以，位3置为0。然后DAC被置为01002，并执行第二次比较。由于VIN? VDAC，位2保持为1。DAC置为01102，执行第三次比较。根据比较结果，位1置0，DAC又设置为01012，执行最后一次比较。最后，由于VIN? VDAC，位0确定为1[1-2]。 图2. SAR工作原