IGBT的设计与仿真(张斌).pptVIP

  1. 1、本文档共17页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
IGBT的设计与仿真(张斌)

共17页 IGBT的设计与仿真 学生:张斌 指导教师:韩雁教授 2009.1.14 主要内容 1.研究内容简介 2.设计指标 3.研究设计方案 4.工艺流程设计 5.主要工艺指标 6.器件仿真 7.主要器件指标仿真结果 8.结论及说明 1.研究内容简介 IGBT的全称是Insulated Gate Bipolar Transistor,即绝缘栅双极晶体管,它是适应了功率半导体器件的发展而产生的,是一种新型的电力电子器件。 它具有输入阻抗高,通态压降低,速度快,热稳定性好,驱动电路简单,安全工作区宽,电流处理能力强等优点。 三重扩散晶体管的制作方法是指晶体管的集电区、基区、发射区皆由扩散方法获得,便称为三重扩散。现也指使用高温长时间扩散工艺获得结深很深的PN结的过程。 本课题从IGBT的工作原理出发,研究使用三重扩散技术进行高压IGBT生产的可行性,设计工艺流程,借助ISE-TCAD仿真工具进行IGBT器件结构和工艺研究。 2.设计指标 表1 参数设计值与测试条件 3.研究设计方案 本课题选用ISE-TCAD DIOS进行工艺仿真,选择合适可行的工艺方案,确定正面VDMOS结构的各项工艺参数。 把DIOS工艺仿真的器件结构及边界文件导入MDRAW,进行网格优化及器件背面结构的设计。利用解析掺杂分布来模拟背面的三重扩散结构,利用常数掺杂模拟背面注入,然后形成网格。 把MDRAW定义的网格导入DESSIS进行器件电学特性的仿真。提取电学特性曲线来判断是否达到所需的结构。 根据电学特性曲线,在DIOS和MDRAW中调整工艺参数和器件结构参数直到达到器件结构要求。 最后,考虑到器件多项电性指标之间的折衷关系,对整体仿真进行优化,使总体指标达到最优化。 4.工艺流程设计 5.主要工艺指标 表2 主要工艺步骤与工艺条件列表: 6.器件仿真 使用DIOS进行正面VDMOS结构模拟后,把器件结构导入MDRAW。 其中三重扩散的掺杂分布使用MDRAW中的解析掺杂Gaussian函数进行模拟。 使用高斯方程: 其中扩散长度: 根据北工大陆秀洪硕士论文的结果: (1)背面三重扩散的残留层厚度越薄、IGBT的功耗就越小; (2)表面掺杂浓度越低,IGBT的功耗就越小; (3)背扩散层的残留层厚度对于IGBT的功耗的影响比背扩散层的表面掺杂浓度要大的多。 选取背面残留层厚度为20um,表面浓度1E16。 使用高斯方程和扩散长度计算公式算得其扩散长度为:9.76um 背面注入使用常数掺杂模拟其结深为:0.4um,浓度为1E17。 7.主要器件指标仿真结果 使用DESSIS进行电性仿 真后,使用INSPECT查 看仿真后的电性曲线。 阈值电压:3.20V 正向击穿电压: 约1450V 工作电流计算 单个元胞的工作电流 约为2.5E-5 A 要达到工作电流10A,需 要40000个元胞的阵列, 也即200×200,这样元胞 阵列的面积为8mm*8mm。 导通电阻计算: 由于ISE-TCAD中的 DESSIS只能仿真单 个元胞,从单个元胞 的斜率可以算出, 其单个元胞的电阻为 40000Ω,则对于整 个元胞阵列来说,其 导通电阻约为1Ω。 8.结论及说明 从单个元胞的仿真来看,其结果基本符合当初的设计指标。 设计的元胞阵列面积为8 mm*8 mm,但若考虑边缘的设计,实际面积还要大一些。 thank you! * 元胞结构 剖面结构 Vge=6V,Vce=10V Vge=6V,Vce=10V Vge=0V Vce=0.1V 测试条件 ≤3Ω 导通电阻 ≥10A 最大工作电流 ≥1200V 击穿电压 3V(2-6V) 阈值电压 设计指标 参数 N-衬底 三重扩散 研磨正面 光刻浓硼区 P阱推进 硼离子注入 光刻P阱区 浓硼注入 生长栅氧 生长多晶硅 P阱推进 光刻 N+区 BPSG回流 淀积BPSG N+区扩散 N+区注入 光刻引线孔 蒸镀铝膜 反刻铝 铝合金 芯片测试 背面金属化 背面注入 研磨背面 5000A 800A 1.1um 2.2um 6.4um 94um 20um 0.4um 结深 2E19 N+源区 1E20 Poly 5E18 P+阱 1.5E14 N-基区 1E17 P+阳极 栅氧 5E16   P-阱 1E16 N+缓冲层 浓度 器件结构 900℃,20Min N+扩散

文档评论(0)

wannian118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档