《DC分享》.pdf

Lu.hongbo  基础支撑——TCL语言  DesignCompiler功能  设计输入  约束  设计输出  分析  总结  TCL  TCL语言是控制DesignCompiler工具的基础  语言的基本组成 变量 列表 分支条件  变量赋值和调用语法 set top_design test_chip 和所有的脚 current_design ${top_design} 本语言一样 左斜杠“\” • 列表的语法 实现了换行 功能——换 set link_library {* my_lib.db \ 行符 sram32kb_slow_syn.db rom8kb_slow_syn.db \ sram8kb_slow_syn.db}; 在windows下通过编辑器：UltraEdit或者是 gvim编辑的脚本直接导入到linux环境下可 dos2unix 能会运行异常，不妨使用dos2unix来转化。  分支条件 • switch • if …elseif|else… • for • foreach • while set read_verilog 1 DC输入文件 set read_netlist 0 的条件切换 if {$read_netlist == 1} { read_file -format verilog ./chip/netlist/${top_design}.v uniquify link current_design $top_design } else { if {$read_verilog == 1} { source -echo -verbose ./chip/filelist/filelist.tcl analyze -format verilog -lib ${work} ${RTL_LIST} elaborate ${top_design} -architecture verilog -library DEFAULT uniquify link } }  小结 DesignCompiler的基本控制方式是通过TCL进行控制的，但是 DesignCompiler在TCL的基础上又开创了自己的关键字和命令，并且不同的 命令也有各自的选项，不过基本结构都是本着TCL的基本语法结构来描述。 例如： compile –map_effort compile就是DesignCompiler 自己的命令，而-map_effort是其命令的一个选项， 用来选择map策略。 理解了前面讲的基本语法，已经能够完成一个比较强大的脚本 • 参考资料  图形化界面 design_vision 没有DFT功 能  shell界面 dc_shell  基本的逻辑映射  设计规则优化  约束优化  DFT设计 扫描链：scan-chain 边界扫描：boundary-scan 需要我们做