SDRAMDDR解读.pptxVIP

SDRAMDDR;SDRAM篇;逻辑Bank（L-Bank） SDRAM的内部是一个存储阵列，一个阵列就如同一张表格，然后这个表格由行和列来确定一个存储单元。这一张表格就是一个逻辑Bank（Logical Bank简称L-Bank）。 现在一般的SDRAM有4个L-Bank ;芯片位宽 经常听到说4bit、8bit、16bit的内存颗粒，这就是内存芯片的数据位宽。 体现在接口上就是DQ数据总线的位数。 具体指：一个存储单元的里存放的数据量，4bit位宽表示一个L-Bank里的一个存储单元内容是个4bit的数据。;SDRAM外部管脚;SDRAM芯片内部组织结构;SDRAM芯片初始化 SDRAM芯片内部还有一个逻辑控制单元，并且有一个模式寄存器为其提供控制参数。 初始化就是对控制逻辑核心进行初始化。 ;SDRAM读写 先给行地址，再同时给列地址和读写命令 CPU如果是写SDRAM，则在给列地址时，同时给数据 CPU如果是读SDRAM，在给列地址后，等待一会儿，从数据线上读取数据 行有效;列有效（列读写） 在SDRAM中，行地址与列地址线是共用的 WE#写状态信号，有效时为写信号，WE#无效时，就是读取命令;SDRAM基本操作命令;tRCD 参数定义 在发送列读写命令时必须要与行有效命令有一个间隔，RAS to CAS Delay（RAS至CAS延迟） 是根据芯片存储阵列电子元件响应时间