优秀毕业论文——基于FPGA数字频率计的设计.docVIP

本科生学年论文（课程设计） 题目：基于FPGA数字频率计的设计 学 院 学科门类 专 业 学 号 姓 名 指导教师 2012年10月20日 基于FPGA数字频率计的设计 摘 要 频率计基于电子设计技术，实现了在一片现场可编程门阵列上的数字频率计的设计，也是计算机、通讯设备、音频视频等科研生产领域可缺少的测量仪器。本文主要介绍一种以FPGA为核心，基于硬件描述语言VHDL的数字频率计设计与实现,并在EDA(电子设计自动化)工具的帮助下，用大规模可编程逻辑器件(FPGA/CPLD)实现数字频率计的设计原理及相关程序。特点是：无论底层还是顶层文件均用VHDL语言编写，避免了用电路图形式设计时所引起的毛刺现象；改变了以往数字电路小规模多器件组合的设计方法，整个频率计设计在一块FPGA/CPLD芯片上，与用其他方法做成的频率计相比，体积更小，性能更可靠。本论文主要讲述了使用FPGA实现的数字频率计，它采用VHDL语言编程，用Max plusII集成开发环境进行波形仿真，编译，并下载到FPGA中。正是因为数字频率计的应用是如此的广泛，才使得它的作用是如此的重要，所以更应该去关注和研究[1]。 关键词：FPGA；频率计；集成电路；电子设计自动化 The Design of Digital Frequenc