新集成电路设计与项目应用 教学课件 张红 模块一.pptVIP

项目名称：CMOS反向器设计 常州信息职业技术学院 张红 能力目标 学习内容 任务1.1单管NMOS 开关分析 任务1.2单管PMOS 开关分析 结论： 当开关控制栅压使MOS管导通时，NMOS、PMOS传输信号均存在阈值损失。NMOS管发生在传输高电平时，PMOS管发生在传输低电平时。 任务二、CMOS反向器电路分析 CMOS反相器功耗 CMOS反相器的直流传输特性 CMOS反相器的噪声容限 CMOS反相器的门延迟，级联及互连线产生的延迟 任务三、 Cadence软件学习 CIW窗口是使用Cadence时遇到的第一个窗口，是Cadence主要的用户界面。它主要包括以下几个部分： 库文件的管理 学生练习 任务四、 设计规则学习 设计规则的描述 设计案例 压点图形 学生练习 思考题 项目名称：CMOS传输门设计 常州信息职业技术学院 张红 能力目标 学习内容 任务一、 传输门电路分析 任务二、CMOS传输门的直流传输特性分析 任务二、CMOS传输门与CMOS反向器结合的电路分析 任务三、在Cadence环境中设计CMOS传输门的电路图及版图 任务3.1 在Cadence环境中的传输门电路设计 任务3.2 在Cadence环境中的传输门版图设计 任务四、CMOS传输门的衬底偏压效应分析 任务五、CMOS传输门的应用分析 思考题 项目名称：CMOS两输入与非门设计 常州信息职业技术学院 张红 能力目标 学习内容 任务一、 CMOS两输入与非门电路分析 任务二、 CMOS两输入与非门所用管子数分析 任务三、与非门的RC模型分析及、 计算 任务四、着眼于电路速度的优化设计 作为与非门的最坏条件为： 对于影响与非门电路速度的还有两个问题必须考虑。首先是衬底的偏置效应。串联的NMOS管只有靠地的一只NMOS管的源同衬底相连，其他NMOS管的源不同衬底相连，存在有衬底偏置效应。愈靠近输出端的NMOS管愈严重。有衬底偏置效应就抬高了阈值电压，使下降时间上升，降低了电路速度。 另一个是在分析与非门单位沟道宽度输出电容时，没有考虑对中间节点电容的放电。串联支路的每个中间节点都存在寄生电容。这些对电路都是有影响的。 寄生电容和衬底偏置对下降时间的影响两者恰好相反，靠近输出端的输入端，寄生电容的影响较小，而衬底偏压的 影响较严重；愈靠近地线的输入端，寄生电容的影响愈严重，衬底偏压的影响愈小，因而造成与非门不同输入端的速度有差异。两者影响的结果还是寄生电容的影响较厉害，靠近输出端的输入信号速度快，而靠近地线的输入信号速度慢。因此，对于多输入端的与非门，不同输入端其输入信号会有速度差异。 考虑到中间节点电容的放电，从瞬态特性看，应使早来的信号先对中间节点电容放电，晚来的信号接到最靠近管子漏端的输入端，使下降时间短些。 任务五、着眼于抗干扰能力的优化设计 任务5.1高电平噪声容限分析 任务5.2低电平噪声容限分析 任务5.3抗干扰能力的优化设计 任务六、与非门的等效反向器设计 归纳起来，对具有n个输入端的与非门电路，其中各MOS管的尺寸计算方法为： 任务七、在Cadence环境中设计CMOS与非门的电路图及版图 任务7.1在Cadence环境中设计CMOS与非门的电路图 任务7.2在Cadence环境中设计CMOS与非门的版图 思考题 项目名称：CMOS两输入或非门设计 常州信息职业技术学院 张红 能力目标 学习内容 任务一、 CMOS两输入或非门电路分析 任务二、或非门的RC模型分析及、 计算 任务三、着眼于电路速度的优化设计 任务四、着眼于抗干扰能力的优化设计 任务五、在Cadence环境中设计CMOS或非门的电路图及版图 任务5.1 在Cadence环境中CMOS或非门的电路设计 任务5.2 在Cadence环境中CMOS或非门的版图设计 思考题 项目名称：CMOS与或非门设计 常州信息职业技术学院 张红 能力目标 学习内容 任务一、 CMOS四输入与或非门电路分析 任务二、RC模型分析及管子尺寸设计 任务三、三输入与或非门电路设计 任务3.1 三输入与或非门电路分析 任务3.2 三输入与或非门RC模型建立 任务四、在Cadence环境中设计CMOS与或非门的电路图及版图 任务5.1 在Cadence环境中CMOS与或非门的电路设计 任务5.2 在Cadence环境中CMOS与或非门的版图设计 思考题 项目名称：CMOS或与非门设计 常州信息职业技术学