第3章 组合逻辑电路课程.ppt

第3章 组合逻辑电路 3.2.1 组合逻辑电路的分析方法 2. 举例说明组合逻辑电路的分析方法 解：为了方便写表达式，在图中标注中间变量，比如F1、F2和F3。 表3-2 例3-4真值表 小 结 1．组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 2．组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。 3．组合逻辑电路的设计步骤为：根据设计要求列出真值表→写出逻辑表达式(或填写卡诺图) →逻辑化简和变换→画出逻辑图 一、二进制译码器 二、二-十进制译码器 3.4 组合逻辑电路中的竞争－冒险现象 3.4.1 竞争－冒险现象及其产生原因 前面讨论组合逻辑电路的分析与设计时，都是在输入、输出处于稳定的逻辑电平下进行的。没有考虑信号通过导线和逻辑门的传输延迟时间。然而在实际中，信号通过导线和门电路时，都存在时间延迟，信号发生变化时也有一定的上升或下降时间。因此，同一个门的一组输入信号，由于它们在此前通过不同数目的门经过不同长度导线的传输，到达门输入端的时间会有先有后，这种现象称为竞争。 竞争可能导致输出端产生不应有的尖峰干扰脉冲。例如下图所示电中，得到理想情况下的波形应为一条水平直线（全为高电平）。 如考虑反相器的平均传输延迟时间，则波形发生变化。可见，或门的两个输入信号由于传输路径不同，到达时比A延迟了一个tpd。因此，使或门输出端出现了很窄的负脉冲。这个负尖峰脉冲是不应出现的，它的出现可能导致负载电路的错误动作。这种现象称为竞争冒险，即由于竞争而导致电路输出产生不应有的尖峰干扰脉冲的现象。 应当指出的是：有竞争时不一定都会产生尖峰脉冲即冒险。例如P172图3.4.1（a）中如果B比A快，则不会产生冒险。 由上分析可看出：在组合逻辑电路中，当一个门电路输入两个同时向相反方向变化的互补信号时，则在输出端可能会产生不应有的尖峰干扰脉冲。这是产生竞争冒险的主要原因。 74LS49的逻辑符号 　 （2）七段显示译码器　　 灭灯 控制端 8421BCD码 七段代码 　 七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。 　　74LS49是一种七段显示译码器。 74LS49的功能表 8421BCD码 禁止码 灭灯状态 　　译码输入端：D、C、B、A，为8421BCD码； 　　七段代码输出端：abcdefg，某段输出为高电平时该段点亮，用以驱动高电平有效的七段显示LED数码管； 　　灭灯控制端：IB ， 　　当IB = 1时，译码器处于正常译码工作状态； 　　若IB = 0，不管D、C、B、A输入什么信号，译码器各输出端均为低电平，处于灭灯状态。 　　利用IB信号，可以控制数码管按照要求处于显示或者灭灯状态，如闪烁、熄灭首尾部多余的0等。 74LS49驱动LED数码管电路 　　图是一个用七段显示译码器74LS49驱动共阴型LED数码管的实用电路。 3.3.3 数据选择器（Data Selector） 数据选择器又称多路选择器(Multiplexer, 简称MUX)。每次在地址输入的控制下，从多路输入数据中选择一路输出，其功能类似于一个单刀多掷开关。 数据选择器示意图 0 0 0 0 S D3 1 1 D2 1 0 D1 0 1 D0 0 0 Y A1 A0 0 × × 1 S 4选1数据选择器 功能表 S：选通控制端。 S=0时，数据选择器工作；S=1时，Y=0输出无效。 4选1数据选择器电路图 双4选1数据选择器74LS153 逻辑表达式： 公共的 地址输入端 独立的数据输入端和输出端 选通控制端 在CMOS集成电路中经常用传输门组成数据选择器。以双4选1数据选择器4539为例： 例：试用一片双4选1数选器74LS153组成一个8选1数据选择器。 解： D4～D7 00 ～ 11 1 D0～D3 00 ～ 11 0 Y A1 A0 A2 8选1数据选择器的逻辑表达式： 8选1数据选择器74LS151 特点：输出端为互补形式。 例：试用4选1数据选择器74LS153实现如下逻辑函数的组合逻辑电路。 解：逻辑函数变形为最小项之和形式 比较可得： D0=0，D1=1，D2=1，D3=1 3.3.4 加法器（Adder） 1、半加器：不考虑低位进位将两个一位二进制数A和B相加。 一、一位加法器 半加和 向高位的进位 半加器真值表 ? CO S CO A B 半加器逻辑符号 =1 A B S C O