微型计算机系统原理及应用 作者 贺建民 第4章 主存储器系统.pptVIP

2. Cache的地址映像 （2）全相联映像 全相联映像方式规定一个主存页面可以放在Cache的任意一个页面上。当一个主存页面想进入Cache时，允许采用替换算法从已占满的Cache中替换出任何一个旧的页面。显然，这种方式非常灵活，克服了直接映像方式中Cache利用率不够高的缺点。但这种方式的不足之处是代价太大，难以实现。 2. Cache的地址映像 （3）组相联映像 组相联映像方式是上述两种方案的折衷。它将Cache存储器分为若干个组，每组包含若干个页面。组间采用直接映像，而组内的页面则采用全相联映像。 在组相联映像技术中，若每组仅1个页面，则变成了直接映像方式； 若高速缓存的所有页面都作为1组，则成为全相联方式。 4.3.2 高速缓冲处理器 3. 页面替换算法 页面替换算法主要考虑两个因素，既要保证使Cache保持有较高的命中率，又要尽量做到易于实现。 最简单的是随机算法，它随机地确定被替换的页面 先进先出算法FIFO（First In First Out），把驻留在高速缓存中时间最长的页面作为被替换的页面， 最少使用算法LRU（Least Recently Used），选择CPU最近最少使用的页面作为被替换的页。这种算法体现了程序的局部性特点，具有较高的命中率。但它实现起来比较复杂。 4.3.2 高速缓冲处理器 4. PC中的高速缓冲存储器 从Intel 80486 CPU开始，在CPU内部采用了Cache 为了减少取指令与存取数据的冲突，Pentium CPU设置了两个独立的一级高速缓存 Pentium Pro的高速缓存进一步细分为一级高速缓存和二级高速缓存。一级指令高速缓存（L1 I-Cache）的容量为8KB，采用2路组相联映像方式；数据高速缓存的容量也为8KB，但采用4路组相联映像方式。 后续CPU的Cache发展总的趋势是容量越来越大，还有的微机系统在主板上增设了三级高速缓存（L3 Cache） * 4. 存储器的读/写操作 （2）写周期 4.2.3 动态随机存取存储器（DRAM） 1. 四管动态存储单元工作原理 2. 单管动态存储单元工作原理 优点：元件数量少，芯片的集成度高。 缺点：需要灵敏度很高的放大器进行放大，外围电路比较复杂。 3. DRAM芯片举例 4116的存储容量是16K×1位，故需要14根地址线进行寻址。但为了节省引脚，只设置了A6~A0共7根地址线，采用分时复用技术，分两次送入14位地址。 3. DRAM芯片举例 4116芯片内部逻辑结构框图 3. DRAM芯片举例 4116存储阵列图 4. 动态随机存储器新技术介绍 （1）FPM DRAM FPM（Fast Page Mode）的含义是快速页面模式，它每隔3个时钟脉冲周期传送一次数据。 （2）EDO DRAM EDO（Extended Data Out）的含义是扩展数据输出。 （3）SDRAM SDRAM（Synchronous DRAM）即同步动态随机存储器，使RAM与CPU同步工作。 （4）DDR DDR（Double Data Rate）的含义是双倍数据速率。 4. 动态随机存储器新技术介绍 （5）RDRAM RDRAM（Rambus DRAM）是芯片到芯片接口设计的新型RAM，在高速同步时钟脉冲的两个边沿传输数据，使得数据传输带宽提高了一倍。 （6）Concurrent RDRAM 第二代的RDRAM，在用于同步并发块数据导向、交叉传输时会很有效。 （7）Direct RDRAM Direct RDRAM也是RDRAM的扩展，其接口宽度达到16位，效率更高。 4.2.4 只读存储器（ROM） 1. 掩膜式只读存储器 凡是与行、列选择线相连的MOS管导通，输出为0，否则输出为1。 2. 可编程只读存储器 在T1管与位线之间接入一个熔丝，因此，该电路存储的信息为“1”，如果用户需要使该电路存储“0”信息，则可用大电流通过该电路，使熔丝熔断。 熔丝一旦烧断，就不可恢复，因此写入信息是一次性的。 3. 可擦除可编程只读存储器 出厂的EPROM芯片存储的信息都是“1”。用户编程时对需要写入0的单元加上高电压使FAMOS为导通状态，从而将“0”写入。 若要改写EPROM的内容，则用紫外光照射约十几分钟，就可使整片EPROM处于全1状态。 经擦除后的EPROM，可以重新写入新的信息。 4. 电可擦除可编程只读存储器 E2PROM（2816） 结构示意图 5. Flash Memory Flash Memory 是一种快速擦写的存储器，通常称为闪速存储器，简称闪存。 NOR技术闪速存储器源于传统的EPROM器件，具有可靠性高、随机读取速度快的优势，但它的擦除和编程速度较馒，尺寸也较大 NAND技术闪速存储器具有芯片尺寸小、引脚少的特点，它