系统芯片SOC设计原理 作者 罗胜钦 第07章-1 可编程逻辑器件.pptVIP

第七章 可编程逻辑器件 7.1 概述 7.1.1 可编程逻辑器件的发展 PLA Programmable Logic Array PAL Programmable Array Logic GAL Generic Logic Array CPLD Complex Programmable Logic Device FPGA Field Programmable Gate Array HDPLD High Density Programmable Logic Device ISP In System Programmable SOPC System On a Programmable Chip 7.1.2 用户再构造电路和可编程ASIC电路 7.1.3 可编程逻辑器件的分类 7.2 可编程逻辑器件的编程元件 7.2.1 熔丝型开关 7.2.2 反熔丝开关 7.2.3 浮栅编程技术 EPROM中的编程器件 EPROM采用叠栅注入MOS结构，即SIMOS（Stacked-gate Injection MOS）结构。 E2CMOS工艺结构 Flotox管的横截面 7.3 PAL与GAL器件的电路结构 7.3.1 PLD的电路表示方法 PLD中的与门、或门的表示 可编程逻辑器件中逻辑的实现方法 由与阵列和或阵列构成的组合逻辑实现 阵列逻辑 NMOS阵列逻辑 NMOS阵列逻辑 7.3.2 PLD的基本电路结构 1. PROM器件 2. PAL器件 7.3.3 PAL器件的电路结构 PAL电路结构的改进 功能灵活的输出结构 7.3.4 通用阵列逻辑GAL 二十世纪八十年代初，Lattice公司推出了通用阵列逻辑GAL(Generic Ariay Logic)，采用E2CMOS工艺，可以反复修改和再编程。GAL器件在可编程阵列逻辑的基础上，增加了输出逻辑宏单元OLMC(Output Logic Macro Cell)，使得GAL的特性和使用灵活性大大优于PAL和PLA，成为目前使用最广泛的简单PLD器件。 典型的GAL器件有两类，一类是与阵列可编程、或阵列固定的电路结构，如GAL16V8和GAL20V8，本节主要介绍GAL16V8。另一类GAL器件的与阵列和或阵列均可编程，是一种新型的GAL器件，如GAL39V18。 输出逻辑宏单元OLMC OLMC由一个八输入 的或门、一个异或门、 一个触发器、四个多 路选择开关和一些控 制逻辑组成。 7.4 ispLSI系列CPLD 7.4.1 概述 ISP技术，即在系统可编程（In System Programmable，简称为ISP）技术，是Lattice公司于1992年推出的一种新的PLD编程技术。使用ISP技术的器件的编程无需使用专用的编程设备将芯片脱机编程，而可以直接在用户板上进行实时在系统编程或再编程，系统功能的更新也可以在应用现场直接在系统进行，从而极大地便利了产品的开发和升级。ISP技术一经提出，即获得了广泛的应用，近年来推出的CPLD产品几乎无一例外地采用ISP技术，原先使用的脱机编程方法已趋淘汰。目前，ISP技术不仅应用于可编程逻辑器件，而且推广到各种嵌入式处理器。 Lattice 的ispLSI器件概况 7.4.2 ispLSI 1000系列CPLD的结构特点 ispLSI1000系列器件 构成的基本单元为大 块（Megablock）、全 局布线池GRP（Global Routing Pool）和时钟 控制电路。每个大块中 包括16个I/O端、输入总 线、输出布线池ORP （Output Routing Pool） 和通用逻辑模块GLB （Generic Logic Block）， 以及2个直接输入端。 1. ispLSI/pLSI 1000系列的通用逻辑模块GLB GLB的结构 GLB的结构及组态 ? GLB的高速直通组态 GLB的异或逻辑组态 ? 2. 输入输出单元IOC（Input Output Cell） 一个IOC由输入输出缓冲器、一个锁存/触发器和六个多路选择开关组成。 IOC的各种组态 ?? 输出布线池ORP 5. 输出使能控制 6. ispLSI1000的时钟分配网络 ? 7. ispLSI/pLSI 1000系列的定时模型 7.4.3 ispLSI CPLD的测试和编程特性 Lattice的ispLSI CPLD提供两种在系统编程方法，一种是JTAG接口，这是符合IEEE 1149.1测试标准的编程接口。 Latt