数电课程设计报告 万年历.docVIP

北京工商大学 《数字电子技术基础》课程设计报告 学 院： 计算机与信息工程学院 专 业： 信实 学 生 姓 名： 薛子朦 学 号： 1004060121 课程设计题目： 1.具有运算及存储功能的计算机 2.数字万年历 设 计 时 间： 2012/12.23至2012/12.26 题目要求：一.运算存储计算机 自行设计指令，实现两个数字相加或相减的运算，指令得到译码后控制存储器的相关元件，使数据输入目的地并用代码存在存储器里，用0、1字符串来表示；最后运算的结果要有所表示；可参考冯诺依曼计算机体系结构。 二.数字万年历 实现万年历数字显示功能，能显示准确的年（平年闰年）、月（大小月）、星期、日、小时、分钟、秒，并能实现上闹钟功能。 一、设计目的 1、掌握芯片的逻辑功能及使用方法的组成及工作原理的设计与制作74LS283超前进位并行加法器的串接可以计算八位二进制数的加法运算 2．将输出的八位二进制数转换成三位十进制数，通过数码管显示 3.通过8421BCD码编码器，将十进制数转化成四位二进制数 4.选择74LS283超前进位并行加法器的组合形成8421BCD码加法器 5.编码器与74LS283加法器相接，通过 8421BCD码加法器串接可以计算三位十进制数的加法运算，输出结果通过数码管显示 设计思路---数字万年历 1、设计60进制秒计数器，用来实现秒-分及分-时的计数功能 2、设计24进制时计数器，用来实现时-日的计数功能 3、设计31、30、29、28制天计数器，用来实现不同月份的月计数功能 4、设计12机制月计数器，用来实现月-年计数功能 5、设计7进制周计数器，用来实现日-周计数功能 6、设计闰年平年不同月份不同进制逻辑电路 7、设计调整时间电路 8、整合所有电路并根据演示需要增加控制开关 三、系统综述（运算、存储计算机） 控制电路是总体电路的枢纽，是控制电路开启和关闭的部分。电路的控制可以采用多种方式，诸如开关、脉冲等。本次设计主要侧重于三位十进制数（000到255）的输入，于是就要通过一个双掷开关来实现高低电平的输入，双掷开关的另外两头一个接高电平5伏电压，一个接地，通过开关的开和关来实现1和0的输入，这样就实现了电路的控制。本次设计一共用到54个双掷开关，其型号为SPDT。开关从下往上、从左往右依次来表示二进制数1到9的输入，其中开关都断开表示0的输入。在如图所示的部分开关电路中，J1到J9别表示1到9，实现了0到9的输入。 编码电路是总体电路的第二部分，其主要作用是实现十进制数到二进制数的转换，本次设计中要用到的是10线-4线优先编码器74LS147，通过输入一个十进制数转换到了四位二进制数，由于74LS147的输入和输出都是低电平有效，因此输出的是四位十进制数的反码，而后面要进行计算，则此时必须将输出的四个数接到非门，然后输出，这次设计中用到的非门为74LS05，可以实现反码的转换。 加法电路是总电路的第三部分，也是总电路的中心环节， 74LS283是中规模四位二进制超前进位加法器，它实现的是四位二进制数的相加，但是题目中要设计的是12位BCD码的相加，这样就需要用到3个加法器。BCD码是用4位二进制数表示1位十进制数，4位二进制数内部为二进制，BCD码之间是十进制，即逢10进1。采用判“9”电路，当和数大于9时，8421BCD码即产生进位，而此时十六进制则不一定产生进位，因此需要对二进制数进行修正，即加上6（0110），让其产生一个进位，当和数小于9时，则不需要修正。 将大于9的最小项列在卡诺图里，同时，还要考虑到，若相加产生进位，则同样出现大于9的结果，综合考虑，可得卡诺图为： S1S0 00 01 11 10 S3S2 1 1 1 1 1 1 00 01 11 10 通过上述的卡诺图，可得到修正和数的条件为L=C3+S3S2+S3S1，于是可通过一个非门（74LS05)、三个与非门(74LS00和74LS10）和两个加法器来74LS283来构建成一个新的加法器，这个新的加法器就可以实现一位8421BCD码的加法计算。本次设计中，要进行运算的是十二位字码的相加，需要将三个这样的新加法器串联在一起，于是，将与非门出来的线与加法器向高位的进位端出来的线共同接到