电荷俘获型存储阻挡层的研究.pdf

摘要 闪存是当前非易失性半导体存储器市场上的主流存储器件。随着闪存进入20 纳米工艺节点，基于传统浮栅结构的闪存技术正面临严重的技术挑战，如浮栅耦 合、电荷泄漏、相邻单元之间的串扰问题等。因而，提出了能够解决以上问题的 电荷分立俘获型存储器。这种电荷俘获存储器件的基本结构是由隧穿层、存储层 和阻挡层等功能层构成。本论文主要针对当前电荷俘获存储器可持续性缩小过程 中的低压和高可靠性的需求，对阻挡层的材料、结构、后处理方式进行了优化， 以及提出了光照的方法更准确的测试电容结构中少子参与的速度特性。 本论文首先介绍了如何优化阻挡层材料。由于采用传统的Si02做阻挡层材 料，不能满足器件持续按比例缩小的要求，因而，提出了引入高k阻挡层。首先 阐明了引入高k材料做阻挡层的原因。这就是阻挡层采用高k材料，能使电场更 多的叠加在遂穿层上，从而增大器件的编程擦写速度。同时，高k阻挡层和大功 函数的会属电极一起能够有效的抑制擦除饱和现象。接着，介绍了各种高k阻挡 层及其相应的存储器件的性能。接着介绍了如何优化阻挡层结构。一种是采用堆 叠的高k阻挡层。这样可以兼具多种高k材料的优点。另一种是在阻挡层和俘获 层之问插入Si02层。由于Si02带隙宽，那么器件可以在不损失速度的前提下， 极大的改善