嵌入式sram译器时序功耗模型的建立与验证.pdfVIP

摘要 摘要 嵌入式存储器作为SoC系统中的重要组成部分，其在SoC中的作用日益增 加。首先，SoC芯片数据通道的关键路径上存在一些SRAM，使芯片的速度受到 SRAM的访问速度的直接制约；其次，SRAM的功耗占据SoC芯片整体功耗的 比重逐渐增加，它由SRAM存储容量和读写速度的增加造成的；再次，芯片的 面积和成本受到SRAM集成度的影响，而这可以通过使用高水平的设计技术和 先进的物理实现技术降低影响：总体来讲就是SoC各性能的发展瓶颈是SoC中 SRAM造成的，如速度(频率)、功耗和面积。所以制作位于关键路径上的SRAM 对实现SoC芯片整体性能的提高，功耗以及成本的降低非常有利，这些SRAM 具有高速、低功耗、高密度等特性。当今半导体行业通常利用全定制和SRAM 编译器两种设计方法产生需要的存储器。 1P核，采用了 本文采用SRAM编译器快速生成用户群体各自所需的SRAM 确保SRAM稳定性和高性能等的全定制设计方法。用户能够从产生的Datasheet 文件中用户可以直接读取SRAM的性能参数，包括时序和功