CSP封装中有拟应力分析研究.pdfVIP

摘 要 随着信息科学技术的迅猛发展，集成电路封装己越来越显示出它的重要 性。芯片尺寸封装 (CSP)是近年来发展最为迅速的微电子封装新技术。本文 用有限元分析软件一ANSYS对CSP和SCSP器件中的热应力进行模拟分析， 研究结果为进一步优化工艺参数、改善器件性能提供了理论依据，对WB-CSP 和SCSP封装设计具有重要意义。具体研究结果如下: 金线脱落或断裂是WB-CSP器件失效的一个主要现象。通过对WB-CSP 器件中金线 (GoldWire)所受应力的有限元模拟，发现金线所受应力 与塑封材料的膨胀系数、焊点大小、金线粗细、金线拱起高度等因数有 关。结果表明:由于热失配引起的金线应力最大处位于金线根部位置， (SEQV)MAx=625.202MPa。也就是说，在通常情况下，这个部位在所承 受的应力作用下产生的形变最大，最有可能发生断裂，引起器件的失效。 模拟结果与实际失效情况相一致。此外，发现:当环氧树脂塑封料热膨 胀系数为 1.0E-5/℃时，金线最大等效应力出现最小值，SEQVM人x) =113.723MPa，约为原来的 1/6;随着金线半径减小、焊点增大，金线 所受应力也将减小。这对于 WB-CSP封装设计具有一定的指导意义。 至今尚少见关于金线受力有限元模拟的报道。 叠层芯片尺寸封装 (SCSP)技术是近年来国际上发展的高密度电子封 装的新技术，国内还刚刚起步。本文以Intel公司的1.4mm2-dieSCSP 器件作为研究对象，模拟计算在不同参数条件下的器件封装应力，重点 研究了应力与器件翘曲应变和分层现象之间的关系。研究发现:降低塑 封料 (MoldingCompound)的膨胀系数，有助于改善器件翘曲应变。对 芯片、粘结剂、塑封料以及它们之间的剪切应力的模拟计算发现，最容 易导致器件分层失效的部位依次是 :封装料和底层芯片之间 (Mold/Bottomdie)、封装料和上层芯片之间(Mold/Topdie)、上层粘 结齐1和底层芯片之间 (Topadhesive/Bottomdie)。这与实验事实一致， 说明热应力是产生分层现象的主要原因之一。该结论对封装工业生产有 重要指导意义。 九 、 、 研究了粘结剂的溢出高度对分层现象的影响。模拟结果显示:当溢出高 度为50%.溢出铺展角为45C时，产生的剪切应力最小;当溢出高度 超过75%或低于25%时，剪切应力明显增大，产生器件分层失效的几率 增大。模拟结果与实验提供的数据相吻合。迄今，国内外尚未见到关于 粘结剂溢出高度与分层关系的研究报道。 4 、 模拟 了不 同芯片厚度 、不 同粘结剂厚度 以及不 同粘结剂 CABLEBOND2025D.QMI536)条件下对SCSP器件封装应力的影响。 结果表明:减小芯片和粘结剂厚度，会引起封装应力的增加和器件翘曲 应变的加剧，因此，对封装的薄型化要认真研究。同时，发现用 ABLEBOND2025D取代QM工536作为粘结剂，有助于改善分层现象的 发生。该研究结果对高密度封装设计具有重要意义。 关键词:芯片尺寸封装，有限元分析，三维封装，电子封装可靠性，失效分 析，应力 ABSTRACT Withtherapiddevelopmentofinformationtechnology,ICpackagetechnologyisplaying anincreasinglyimportantrole.Chipscalepackage(CSP)isanewmicroelectronic packagingtechnologyrapidlydevelopedinrecentyears.ThethermalstressofCSPand SCSPisanalyzedbyusingtheFiniteElementAnalysisSoftware-ANSYSinthisthesis. Theresultsfromthisworkwouldbeveryusefultooptimizethetechnolo