《数字电路课程设计——电子钟》.docVIP

电气工程学院 数字电子电路课程设计报告书 姓 名： 班 级： 学 号： 组 员： 完成日期： 分 数: 设计 题目 自动电子钟 设 计 过 程 设 计 过 程 设 计 过 程 设 计 过 程 设 计 过 程 设 计 过 程 设 计 过 程 设 计 过 程 设 计 过 程 一．设计方案 （1）设计目的 1. 掌握多位计数器相连的设计方法2. 掌握进制进制计数器的设计方法3. 软件元件4. 掌握电子电路的设计方法装和调试的5. 培养独立分析问题，解决问题的能力 二．上机设计与仿真结果 1.十进制计数器（74160N）： 74160N是同步十进制计数器，计数状态0000～1001共10个，从0000开始计数，直到第九个计数脉冲为止，重新开始计数，当EP=ET=1,RD＇=ＬＤ＇=0时，电路工作在工作状态，从0000开始计数，连续输入10个计数脉冲。 十进制计数器74160的功能表 CLK RD＇ ＬＤ＇ ＥＰ　　ＥＴ 工作状态 x 0 x x x 置零 ↑ 1 0 x x 预置数 x 1 1 0 1 保持 x 1 1 x 0 保持（但C=0） ↑ 1 1 1 1 计数 十进制计数器74160的状态转换表 计数 顺序 电 路 状 态 等效十进制数 输出 C Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 0 0 1 0 2.上机设计电路图： 60进制计数器 24十进制计数器 3.仿真结果： 三．软件实验方案及实验结果 1.自动电子钟整体设计 十进制计数器（74160N）采用整体置数方式（输入端整体置0）设计成60进制、60进制、24进制，分别表示分、秒、时；秒的CLK脉冲信号源于数字信号发生器（XFG1），分的脉冲信号CLK源于秒的进位输出信号，时的脉冲信号CLK源于进位输出信号； “时”“分”计数器的输出状态七段显示器显示累加，每累加60发送一个“脉冲”信号，每累加60秒发送一个“分脉冲”信号，显示满刻度为23时59分59秒时分秒软件六位ＬＥＤ七段显示器） 10 秒闪烁 分显示 时显示 秒模块 分模块 时模块 60进制 60进制 24进制 自动电子钟