《电子时钟设计论1(更改）》.docVIP

? 1??????????????? 方案论证与比较 1.1 采样方法比较与选择 ??? 方案一、用6个1.5K的电阻配合6个PNP型的三极管对信号进行放大，通过1.5K的电阻接Vcc正5V电产生稳定上拉信号作为数码管的片选信号输入信号。这样连接的话数码管的显示会很暗，看不清。 ??? 方案二、直接用3个1.5K的电阻并联接到Vcc然后在电阻的另一端分别接上6个PNP型的三极管，三个电阻并联的目的是为了减低电阻直接的分压，是数码管能显示的亮一点，同时还能起到对三极管的保护作用，三个1.5K的电阻并联后的电阻是0.5K。 ??? 由于方案二，在制作材料上能达到节省材料，和在数码管显示效果上能加强，所以我们选择方案二作为电路的焊接电路。 ? 1.2单片机的构成 ?AT89C51单片机是在一块芯片中集成了CPU、RAM、ROM、定时器/计数器和多种功能的I/O线等一台计算机所需要的基本功能部件，AT89C51单片机单片机内包含下列几个部件： （1） 一个8位CPU； （2）一个片内振荡器及时钟电路； （3）4K字节ROM程序存储器； （4）128字节RAM数据存储器； （5）两个16位定时器/计数器； （6）可寻址64K外部数据存储器和64K外部程序存储器空间的控制电路； （7）32条可编程的I/O线（四个8位并行I/O端口）； （8）一个可编程全双工串行口； （9）具有五个中断源、两个优先级嵌套中断结构。 其内部机构框图如图2.2所示：??? ?????????? ? ? ? 1.3振荡器(晶振)特性 XTAL1（19脚）和XTAL2（18脚）分别为反向放大器的输入和输出，通过这两个引脚接上晶振，其频率为12.000MHz。 ? 1.4芯片擦除 整个PEROM阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms 来完成。在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。 此外，AT89C51单片机设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作，但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。 为了满足一些应用系统的特殊要求，有时要进行一些系统的扩展设计以弥补单片机内部资源的不足。单片机的扩展系统通过并行I/O接口或串行I/O接口做总线，在外部扩展程序存储器、数据存储器或输入/输出接口及其他功能部件以满足一些控制系统的特殊要求，AT89C51单片机的扩展系统结构如图2.3所示。 　?????????????????? 1.5 AT89C51单片机的引脚说明 AT89C51单片机采用40条引脚双列直插式器件，引脚除5V（ 40脚）和电源地（ 20脚）外，其功能分为时钟电路、控制信号、输入/输出三大部分，逻辑框图及引脚图分别如图2.4（a）（b）所示 AT89C51单片机的内部硬件结构中除了程序存储器由FPEROM取代了87C51单片机的EPROM外，其余部分完全相同，其管脚说明如下： （1）VCC：供电电压 （2）GND：接地 （3）时钟电路 　　 XTAL1（19脚）——芯片内部振荡电路（单级反相放大器）输入端。 　?? XTAL2（18脚）——芯片内部振荡电路（单级反相放大器）输出端。 （4）控制信号 RST（9脚）复位信号：时钟电路工作后，在此引脚上将出现两个机器周期的高电平，芯片内部进行初始复位，P0口～P3口输出高电平，将初值07H写入堆栈指针。 ALE（30脚）地址锁存信号：当访问外部存储器时，P0口输出的低8位地址由ALE输出的控制信号锁存到片外地址锁存器，P0口输出地址低8位后，又能与片外存储器之间传送信息。另外，ALE可驱动4个TTL门。 （29脚）片外程序存储器读选通： 低电平有效， 作为程序存储器的读信号，输出负脉冲，将相应的存储单元的指令读出并送到P0口， 可驱动8个TTL门。 /Vpp(30脚）：当 为高电平且PC值小于0FFFH时，CPU执行内部程序存储器程序；当 为低电平时，CPU仅执行外部程序存储器程序。 （5）I/O接口 P0口（P0.0～P0.7，39～32脚）三态双向口：P0口结构包括一个输出锁存器、两个三态缓冲器、一个输出驱动电路和一个输出控制端。P0口做地址/数据复用总线使用。若从P0口输出地址数据信息，此时控制端为高电平，若从P0口输入数据指令信息时，引脚信号应从输入三态缓冲器进入地址总线，它可驱动8个TTL门。P0～P3口上的“读-修改-写”功能，其操作是先将字节的全部8位数读入，再通过指令修改某些位，然后将新的数据写回到口锁存器中。 P1口（P1.0～P1.7，