物业维修培训：嵌入式硬件软件开发技术.docVIP

嵌入式硬件开发技术 一、嵌入式硬件开发的步骤 1 需求分析 2 概要设计 3 详细设计 4 原理图输入 5 PCB布局布线 6 制板 7 样板焊接 8 硬件调试 9 与软件协调 10 共同排查和故障定位 11 硬件版本升级 12 产品试样 13 产品定型 了解各个阶段的特点，是项目经理首要的任务。当了解到这些，掌握了公司以往的经验数据，并适当分析项目的技术特点和风险，做出相对准确的预测就有基础了。一般的公司在做项目的时候都有一些原始数据积累，如单板的尺寸、工艺要求、布线尺寸和焊盘大小。这些原始数据都是经验的沉积，都可以用作将来设计的参照。 硬件产品开发中有一个与软件不同的地方，当软件发现问题，可以修改源代码， 倍讯易 / 并且能够很方便的退回原先的版本。但是，如果硬件在研发中发现问题，往往意味着当前版本的PCB作废，必须重新修改原理图，布局布线，送厂家制板，所需要的成本和时间都是很大的。所以硬件研发中，预测和分析显得更加重要，而且需要有充分的风险评估和风险管理。用“重复就是最大的浪费”来形容硬件开发，一点都不为过。硬件研发通常需要2-3个反复，硬件版本才能稳定。 硬件项目的前期准备时间较长，只有前期准备充分，才能保证后期少出问题，少反复。前期准备包括项目的需求分析、概要设计和详细设计阶段。在这些阶段，项目开发人员要搞清楚项目的研发目标，框架结构和研发细节。这个时候也需要收集相关技术资料，阅读相关器件手册，消化相关协议。项目经理需要组织成员展开讨论会，确定项目的实现细节，研究技术难点，布置攻关任务，检查成员的进展情况。前期准备阶段结束的标志就是，项目的详细设计通过了专家委员会的审批。 实施阶段包括原理图输入、PCB布局布线、制板和样板焊接过程。这个过程需要的时间一般是固定的，不同的公司根据项目的轻重缓急会改变制板的时间，那么相应的研发经费也会有大的变化。项目经理在这个阶段容易麻痹大意，其实实施阶段的质量控制往往会影响后续阶段的开发时间，严重的时候将会出现返工。笔者就曾经遇到过这样一个实例，某位硬件工程师将单板中最重要的芯片封装做反了，质量控制部门也没有觉察到这个问题，等到制板回来，芯片焊接完毕，才发现这一严重问题。这时候只能更改设计重新制板，项目的研发计划已经整整推迟2个月，可见质量控制在实施阶段的作用有多大。 调试和测试阶段包括硬件调试、与软件协调、定位故障、功能测试和性能测试等阶段。这个阶段需要对比硬件的逻辑功能进行基本功能调试，并要按照前期准备阶段提出的项目技术指标进行性能测试。如果缺乏有效的时间管理和统筹安排，这一阶段也将是时间的杀手。特别是在测试阶段，将会查出很多设计上的缺陷和各种接口错误。这些缺陷和错误如果不能及时解决，也将影响后续测试计划进度。 一、下面的一些系统要特别注意抗电磁干扰： 1、微控制器时钟频率特别高，总线周期特别快的系统。 2、系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。 3、含微弱模拟信号电路以及高精度A/D变换电路的系统。 二、为增加系统的抗电磁干扰能力采取如下措施： 1、选用频率低的微控制器： 选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。 2、减小信号传输中的畸变 微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电路元件的Tr（标准延迟时间）为3到18ns之间。在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。 当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。 用以下结论归纳印刷线路板设计的一个规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。 3、减小信号线