天津大学第一讲数字集成电路质量评价创新.pptVIP

数字集成电路 天津大学电子科学与技术系 史再峰 shizaifeng@tju.edu.cn 选用教材 数字集成电路—电路系统与设计（第二版） 电子工业出版社,Jan M.Rabey等， 周润德翻译 ISBN 7-121-00383-X /TN.030 TN431.2 参考资料 Neil H. E.Weste Kamram. Eshraghian:第二版《Principles of CMOS VLSI Design》，Addison Wesley. Second Edition. Digital Integrated circuits A Design Perspective Jan M.Rabey著 ，PRENTICE HALL 清华大学出版社影印版 《REUSE METHODOLOGY MANUAL FOR SYSTEM -ON-A-CHIP DESIGNS （THIRD EDITION）》 Michael Keating， Pierre Bricaud，Synopsys, Inc. 课程介绍 联系方式: shizaifeng@tju.edu.cn 课程讨论区 :e.tju.edu.cn ——超大规模集成电路设计 不选课者不得参加听课和考试 ！！ 国外大学该课程名称：CSE477 课程目标 了解数字集成电路设计的一般方法和流程 掌握传输线理论和建模分析的方法 学会设计基本的CMOS组合逻辑和时序逻辑电路，并进行仿真（Simulation)，学会使用设计和仿真用的EDA工具 掌握数字系统的时序分类和同步异步设计 掌握简单运算功能模块的设计 培养学习数字集成电路设计相关知识的兴趣 承担起中华民族伟大复兴的神圣使命，为大力发展中国集成电路产业贡献力量。 课程安排 集成电路质量评价 导线 CMOS反相器 CMOS组合逻辑电路 时序逻辑电路 数字电路的时序问题 运算功能模块的设计 学习方式 课堂讲授,认真听讲 课后自学,完成作业 课件原则上不散发，不对外拷贝 大规模集成电路的设计流程(1) 大规模集成电路的设计流程(2) 数字电路设计的抽象模型 第一章 集成电路分类 与数字设计的质量评价 集成电路的分类 集成电路的电路规模 按集成电路的电路规模分类?? 小规模集成电路(SSI) ：电路等效门：10~50?? 中规模集成电路(MSI)：电路等效门：50~1K?? 大规模集成电路(LSI) ：电路等效门：1K~10K?? 超大规模集成电路(VLSI) ：电路等效门：10K~1000K?? 甚大规模集成电路(ULSI)：电路等效门：1000K~1000M 集成电路的分类 按生产目的分类 ??通用集成电路（如CPU、存储器等） ??专用集成电路（ASIC） ??按实现方法分类 ??全定制集成电路 ??半定制集成电路 ??可编程逻辑器件 全定制集成电路 （Full-Custom Design Approach）——即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体管的布局/布线均由人工设计，并需要人工生成所有层次的掩膜（一般为13层掩膜版图）。?? 优点： 所设计电路的集成度最高 产品批量生产时单片IC价格最低 可以用于模拟集成电路的设计与生产?? 缺点： 设计复杂度高/设计周期长 NRE费用高（Non-Recurring Engineering ）?? 应用范围 集成度极高且具有规则结构的IC（如各种类型的存储器芯片） 对性能价格比要求高且产量大的芯片（如CPU、通信IC等） 模拟IC/数模混合IC 半定制集成电路 半定制集成电路（Semi-Custom Design Approach）——即设计者在厂家提供的半成品基础上继续完成最终的设计，只需要生成诸如金属布线层等几个特定层次的掩膜。根据采用不同的半成品类型，半定制集成电路包括门阵列、门海和标准单元等。 门阵列（GA：Gate Array） 门阵列（GA：Gate Array）——有通道门阵列Channeled gate array）：就是将预先制造完毕的逻辑门以一定阵列的形式排列在一起，阵列间有规则布线通道，用以完成门与门之间的连接。 未进行连线的半成品硅圆片称为“母片”。 半定制集成电路的 “母片” 门海（SOG：Sea-of-Gate） 无布线通道的门海 (SOG) 半定制集成电路 标准单元（Standard-Cells）：是指将电路设计中可能经常遇到的基本逻辑单元的版图按照最佳设计原则，遵照一定外形尺寸要求，设计好并存入单元库中，需要时调用、拼接、布线。各基本单元的版图设计遵循“等高不等宽”的原则。?目前标准单元的单元集成度已经达到VLSI的规模，用这些单元作为“积木块”，根据接口定义可以“搭建”成所需的功能复杂的电路 可编程逻辑器件 可编程