2016年智能车竞赛单片机培训.pdf

飞思卡尔单片机技术飞思卡尔单片机技术-S12-S12 飞思卡尔单片机技术飞思卡尔单片机技术--S12S12 1、、CodeWarrior 软件的使用方法软件的使用方法，包括工程的建立，包括工程的建立、、 、、 软件的使用方法软件的使用方法，，包括工程的建立包括工程的建立、、 程序的程序的调试调试以及使用技巧以及使用技巧；； 程序的程序的调试调试以及使用技巧以及使用技巧；； 2、、S12 单片机的资源介绍单片机的资源介绍；； 、、 单片机的资源介绍单片机的资源介绍；； 3、、PLL 模块模块使用方法使用方法；； 、、 模块模块使用方法使用方法；； CRG 模块模块 （（clocks and reset generator ）） 模块模块 （（ ）） 配置步骤： 第一、关中断； 第二、选择时钟源为外部晶振 OSCCLK，内部总线频率为 OSCCLK/2 。CLKSEL_PLLSEL=0 第三、禁止锁相环 PLL，即 PLLCTL_PLLON=0。 第四、根据想要的时钟频率设置 SYNR 和 REFDV 两个寄存器。 第五、打开 PLL，即 PLLCTL_PLLON=1。 第六、监视 CRGFLG_LOCK 位，等待 PLL 稳定。 第七、PLLCLK 稳定后，允许锁相环时钟源 PLLCLK 为系统提供时钟，即 CLKSEL_PLLSEL=1 。 配置代码：配置代码：（（仅作参考仅作参考）） 配置代码配置代码：：（（仅作参考仅作参考）） 晶振频率 16M，设置总线频率为48M ： void SetBusCLK_48M(void) { DISABLE_INTERRUPTS; //关中断 CLKSEL=0X00; //选择系统时钟源为 OSCCLK PLLCTL_PLLON=0; //关 PLL SYNR =0xc0 | 0x05; REFDV=0x80 | 0x01; POSTDIV=0x00; //pllclock= 2*osc*(1+SYNDIV)/(1+ REFDIV)=96MHz; _asm(nop); //BUS CLOCK=48M _asm(nop); PLLCTL_PLLON=1; //开 PLL while(!(CRGFLG_LOCK==1)); //等待 PLL 稳定 CLKSEL_PLLSEL =1; //选择时钟源为 PLL } 4 、、AD 模块模块使用方法使用方法；； 、、 模块模块使用方法使用方法；； ADC12B16C 特点特点：： 特点特点：： 8、10、12 位转换精度；模拟输入 16 通道复用；可编程采样时间；左/右对齐, 有符号/ 无符号结果数据；外部触发控制；转换完成中断；模拟/数字输入引脚复用；1 到 16 转 换序列长度；单次、连续转换模式；多通道扫描方式。 ATD 模块工作流程模块工作流程：：(单通道单次扫描单通道单次扫描) 模块工作流程模块工作流程：： 单通道单次扫描单通道单次扫描 保存结果 CPU发出启 采样、模