实验集成计数器..ppt

电子技术实验 实验六 集成计数器 掌握计数器电路的基本原理； 熟悉集成计数器逻辑功能和各端的控制作用； 学会设计和使用计数器电路。 * * * * 实验目的 计数器的设计要求 实验原理 能够对输入的时钟信号进行计数，并能以并行方式输出计数结果； 必须保证能记录每一个时钟脉冲； 可以同步或异步方式计数； 能够对计数器进行同步或异步复位； 能够以并行方式对计数器进行数据输入，称为初始化； 可以提供计数器内的并行数据读出； 同步计数器74160的引脚 实验原理 16 15 14 13 12 11 10 9 管脚 电源(VCC) 地(GND) 8 进位输出(TC/RC0) 使能(EP/ENP)) 7 计数输出(QA) 置数输入(D3/D) 6 计数输出(QB) 置数输入(D2/C) 5 计数输出(QC) 置数输入(D1/B) 4 计数输出(QD) 置数输入(D0/A) 3 使能(ET/ENT) 计数脉冲(cp/clk) 2 置数信号(LOAD/LDN) 清零(CLEAR/CLRN) 1 功能 功能 管脚 74160的的功能及状态转换图 实验原理 进位 1 1001 XXXX H H ↑ H H 计数 ─ XXXX H H ↑ H H 保持 L XXXX X L X H H 保持 ─ XXXX L H X H H 同步置数 ─ DCBA DCBA X X ↑ L H 异步清零 ─ 0000 XXXX X X X X L TC QD QC QB QA DCBA EP ET Clock LD CLEAR 功能 输出 输入 具有计数、保持、预置、和清零功能 74160的时序图 实验原理 用集成计数器设计任意模值计数器： 实验原理 (1)明确概念:任意模值M计数器 举例:模7计数器的状态图,有0-6共7个状态 (2)任意模值M计数器设计思路： 假设计数器的最大计数模值为M,若要得到一个模值为N(M)的计数器，则只要在M进制计数器的顺序计数过程中，设法跳过（M-N)个状态，只在N个状态循环计数，就可以得到计数模值不大于M的任意模值计数器。 通常中规模集成计数器都有清零、置数等多个控制端，因此实现任意M计数的基本方法有两种：清零法和置数法。 实验原理 ①. 清零法:计数器从全零状态开始计数，计满M个状态产生清零信号，使计数器恢复到初态,然后再重复前面过程。 举例：计数器最大计数值为10,当要求计数器计数模值为6时：计数器在0~5共6个状态中工作，当计数器进入6状态时，利用6状态进行译码产生清零信号并反馈到清零端，使计数器立即返回0状态。 注意:清零信号6不计算在主循环内,6是过渡态。 用74160组成任意模值计数器： 状态转换图： 0000－0001－0010－0011 －0100－0101－0110（暂态）－0000 用74160组成任意模值计数器： 实验原理 ② .置数法:由于置数操作可以在任意状态下进行，因此计数器不一定从全0状态开始计数。它可以通过预置功能使计数器从某个预置状态Si开始计数，计满N个状态后产生置数信号，使计数器进入预置状态Si，然后再重复前面过程。 举例:用置数法设计的2-6循环计数器 特别注意：74160的置数是“同步的”。 实验原理 14 13 12 11 10 9 8 管脚 计数脉冲A（A/CLKA) 置9B (R9(2)/SET9B) 7 空 置9A (R9(1)/SET9A) 6 计数输出(QA) 电源(VCC) 5 计数输出(QD) 空 4 地 (GND) 清零B (R0(2)/CLRB) 3 计数输出(QB) 清零A (R0(1)/CLRA) 2 计数输出(QC) 计数脉冲B（B/CLKB) 1 功能 功能 管脚 异步计数器7490的引脚 异步计数器7490内部逻辑图： 实验原理 7490是二－五－十进制异步计数器 在CP0、CP1共同作用下、计数器完成模10计数。 实验原理 异步计数器7490： 7490异步计数器计数方法： 1)计数脉冲从CLKA输入，QA作为输出端，为二进制计数器。 2)计数脉冲从CLKB输入，QDQCQB作为输出端，为异步五进制加法计数器。 3）计数脉冲由CLKA输入， QA 接CLKB,计数器先进行2进制计数，再进行5进制计数，从而完成8421十进制计数器计数。 4）计数脉冲由CLKB输入，QD接CLKA,计数器先进行5进制计数，再进行2进制计数，从而完成5421十进制计数。 QA是最高位 CP QA QB QC QD CLKA CLKB S9A S9B R0A R0B 7490 8421十进制计数电路图： 5421十进制计数电路图： QD是最高位 CP QA QB QC QD CLKB CLKA S9A S9B R0A R0B 7490 实验原理