电子科大eda第3章有限状态机设计资料.ppt

数字系统EDA技术 第二章 基于FPGA的逻辑设计 第三章 有限状态机设计 第五章 上机实验与实践 第四章 复杂数字系统互联技术 第一章 数字系统设计概论 数字系统设计 一、有限状态机概念 二、有限状态机的分类 三、有限状态机的表示 四、有限状态机的设计 第三章 （同步）有限状态机设计 基本概念 有限状有限态机(FSM)是由寄存器组和组合逻辑构成的硬件时序电路，其状态（即由寄存器组的1和0的组合状态所构成的有限个状态）只能在同一个时钟跳变的情况下才能从一个状态转向另一个状态，究竟转向哪一个状态取决于当前状态（对于Mealy状态机还取决于各个输入值)； 有限状态机适合用可编程逻辑器件来实现。通过恰当的Verilog语言描述和EDA工具综合，可以生成性能优越的有限状态机。 一、为什么要使用状态机 应用： 芯片、板子或设备之间的数字通信，如各种总线及其协议 测试测量； 自动控制； 等等 二、有限状态机分类 Moore型有限状态机和Mealy型有限状态机。 Moore型有限状态机 Moore型：输出信号仅与当前状态有关。 次态 逻辑 状态 寄存器 输出 逻辑 输入 次态 现态 输出 时钟 复位 Mealy型有限状态机 Mealy型：输出信号不仅与当前状态有关，还与所有 输入信号有关。 次态 逻辑 状态 寄存器 输出 逻辑 输入