沈理数电课设资料.doc

目录 1.课程设计的目的与作用 1 1.1设计目的及要求 1 1.2设计作用 1 2.设计任务 1 3.三位二进制加法计数器(无效态:000，001) 1 3.1设计原理 1 3.2设计过程 1 4.串行序列检测器(检测序列：0001) 4 4.1设计原理 4 4.2设计过程 6 5.基于74163芯片仿真设计140进制加法器并显示计数过程 8 5.1设计原理 8 5.2设计过程 8 6.仿真结果分析 9 6.1三位二进制加法计数器（无效态:000，001)仿真结果 9 6.2 串行序列检测器（检测序列0001）仿真结果 12 6.3基于74LS163芯片仿真设计140进制加法器并显示仿真结果 15 7.设计总结 19 8. 参考文献 19 1.课程设计的目的与作用 1.1设计目的及要求 了解同步计数器工作原理和逻辑功能；进一步了解和掌握同步时序电路的基本设计方法，了解序列检测器的工作原理及设计方法了解同步计数器及加法器的工作原理；掌握计数器电路的分析，设计方法及应用，掌握各芯片进制的加法器的分析，设计方法及应用。 1.2设计作用 通过电路箱及multisim仿真软件的使用，可以使我们对计数器及串行检测器有更深的理解，并且学会分析仿真结果，与理论结果作比较。加强了自我动手动脑的能力。 2.设计任务 三位二进制加法计数器（无效态：000,001） 串行序列检测器（检测序列0001） 基于74LS163芯片仿真设计140进制加法计数器 3.三位二进制加法计数器(无效态:000，001) 3.1设计原理 1.设计的总体框图 输入脉冲cp输出信号 2.状态图 3.2设计过程 1.选择触发器 由于JK触发器功能齐全、使用灵活，故选用3个时钟下降沿触发的边沿JK触发器。 2.求时钟方程 由于要构成同步计数器，显然各个触发器的时钟信号都应使用输入计数脉冲CP，即：=== 3.JK触发器的特征方程 =J·+ 4.列卡诺图 Qn1Q0n Q2n 00 01 11 10 0 ××× ××× 100 011 1 101 110 010 111 三位二进制加法计数器次态卡诺图 Qn1Q0n Q2n 00 01 11 10 0 × × 1 0 1 1 1 0 1 卡诺图 Qn1Q0n Q2n 00 01 11 10 0 × × 0 1 1 0 1 1 1 卡诺图 Qn1Q0n Q2n 00 01 11 10 0 × × 0 1 1 1 0 0 1 卡诺图 5.求状态方程 = +· =·+· = 6.求驱动方程 = = = = = = 7.检查能否启动 000→101 001→100 所以能启动 逻辑电路图 三位二进制加法计数器（无效态：000,001) 4.串行序列检测器(检测序列：0001) 4.1设计原理 1.设计的总体框图 串行输入数据X 串行输出信号Y 2.状态图 0/0 原始状态图 0/0 1/0 1/0 1/0 1/0 确定等价状态 输入 现态 次态 输出 0 S0 S0 0 1 S0 S0 0 0 S1 S2 0 1 S1 S0 0 0 S2 S3 0 1 S2 S0 0 0 S3 S1 0 1 S3 S4 1 0 S4 S1 0 1 S4 S0 0 由上表可以得出S0与S4等效 等效状态 1/1 1/0 1/0 1/0 0/0 (因状态数M=4，应取n=3 (进行状态编码，取S0=00，S1=01，S2=11，S3=10 (画编码后的状态图 1/1 1/0 1/0 1/0 0/0