第五章 存储系统lk 微机原理与接口技术 清华大学出版社要点.pptVIP

5.3 存储器的连接 本章要解决两个问题： 一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器； 另一个是存储器与ＣＰＵ的连接方法与应注意的问题。 一、存储器芯片的扩充 （一）位数的扩充 用１位或４位的存储器芯片构成８位的存储器，可采用位并联的方法。例如，可以用８片２Ｋ×１位的芯片组成容量为２Ｋ×８位的存储器，如图5.15所示。这时，各芯片的数据线分别接到数据总线的各位，而地址线的相应位及各控制线，则并联在一起。图5.16则是用２片１Ｋ×４位的芯片，组成１Ｋ×８位的存储器的情况。这时，一片芯片的数据线接数据总线的低4位，另一片芯片的数据线则接数据总线的高4位。而两片芯片的地址线及控制线则分别并联在一起。 在第3章中，对8086最小方式与最大方式的典型系统结构以及8086存储器高低位库的连接，曾作过一些概略的介绍。这里，将结合存储器的分类及其与8086 CPU的具体连接给予较详细的说明。图5.19两片2732组成4K字程序存储器 二、存储器与CPU的连接 1.只读存储器与8086CPU的连接 ROM、PROM或EPROM芯片都可以与8086系统总线连接，实现程序存储器。例如，2716、2732、2764和27128这一类EPROM芯片，由于它们属于以1字节宽度输出组织的，因此，在连接到8086系统时，为了存储16位指令字，要使用两片这类芯片并联 组成一组。图5.19给出了两片2732 EPROM与8086系统总线的连接示意图。该存储器子系统提供了4K字的程序存储器(即存放指令代码的只读存储器)。 2.静态RAM与8086CPU芯片的连接 一般，当微机系统的存储器容量少于16K字时，宜采用静态RAM芯片，因为大多数动态RAM芯片都是以16K×1位或64K×1位来组织的，并且，动态RAM芯片还要求动态刷新电路，这种附加的支持电路会增加存储器的成本。8086 CPU无论是在最小方式或最大方式下，都可以寻址1MB的存储单元，存储器均按字 节编址。图5.20给出了2K字的读写存储器子系统。存储器芯片选用静态RAM 6116(2K×8位)。 3.EPROM、静态RAM与8086CPU连接的实例 图5.21给出了8086CPU组成的单处理器系统的典型结构。图中，8086接成最小工作方式（MN/MX引脚置逻辑高电平）。当机器复位时，8086将执行FFFF0H单元的指令。 5.4 动态随机存储器DRAM 动态RAM单元线路简单，以MOS管极间寄生电容来存储信息 由于漏电原因，电容器上的电荷一般会在几毫秒内泄漏掉。为此，必须定期给它们补充电荷，这就是动态RAM的刷新 动态RAM集成度高，引脚数目受到小型化封装的限制，往往较少，少量的地址线要分时做行地址和列地址用 动态RAM内部结构有两个特点：一是具有行地址锁存器和列地址锁存器，另一个是内部带有读出再生放大器，提高信号输出功率 DRAM单管存储单元电路 由一个MOS管和一个电容组成 写入：行选择有效，T1导通，写入信息送上数据线，列选择有效，T2导通，信息写入存储电容C 读出：与写入类似，行列选通，T1T2导通，C上的信息送上数据线 DRAM芯片2164 DRAM 2164，64K×1 RAS：行地址锁存，兼作片选，对应低8位地址 CAS：列地址锁存，对应高8位地址 DRAM2164引脚及简化连接电路 DRAM 2164，64K×1 RAS：行地址锁存， 兼作片选，对应低8位 地址 CAS：列地址锁存， 对应高8位地址 LS158是2至1选择器，S＝0选A，S＝1选B ADDSEL=0与RAS=0同时有效 ADDSEL=1与CAS=0同时有效 * * 5.5 内存管理 5.5.1 80X86系列CPU的工作模式 CPU 数据总线 地址总线 寻址范围 支持操作系统 8086 8位 20位 1MB 实方式 80286 16位 24位 16MB 实、保护方式 80386/80486/Pentium 32位 32位 4096MB 实、保护、V86方式 * * 5.5.2 内存空间的管理 Intel 80X86系列CPU组成的微机系统中的内存空间 * * 1. 常规内存 常规内存（Conventional Memory）在内存分配表中占用最前面的位置，从0KB到640KB（地址000000H～109FFFFH），共占640KB的容量。它在内存的最前面并且在DOS可管理的内存区，因此又称之为Low Dos Memory（低DOS内存），或基本内存（Base Memory），使用此空间的程序有BIOS操作系统、DOS操作系统、外围设