多模式多时钟域芯片的物理设计方法.pdfVIP

第５４卷 第 ３ 期 中山大学学报 （自然科学版） Ｖｏｌ．５４ Ｎｏ．３ ２０１５ 年 ５ 月 ＡＣＴＡ ＳＣＩＥＮＴＩＡＲＵＭ ＮＡＴＵＲＡＬＩＵＭ ＵＮＩＶＥＲＳＩＴＡＴＩＳ ＳＵＮＹＡＴＳＥＮＩ Ｍａｙ ２０１５ ＤＯＩ：１０．１３４７１／ｊ．ｃｎｋｉ．ａｃｔａ．ｓｎｕｓ．２０１５．０３．００３ 多模式多时钟域芯片的物理设计方法* 覃晓莹，郑湘南，王政集，粟 涛 （中山大学物理科学与工程技术学院，广东广州５１０２７５） 摘 要：为了降低测试成本和难度，提高质量和成品率，量产芯片一般包含存储器内建自测试 （ＭＢＩＳＴ）模式 和扫描链测试 （Ｓｃａｎ Ｃｈａｉｎ Ｔｅｓｔ）模式。另一方面，随着芯片集成的功能不断增多，设计时一般会采用多个不同 时钟。针对这种情况，本文提出了一种通过改变时序约束，实现此类芯片多模式归一化的物理设计方法，称为 混合模式 （Ｍｉｘ-ｍｏｄｅ）。把该方法运用到一款基于１３０ ｎｍ工艺的视频后处理专用芯片上，采用Ｓｙｎｏｐｓｙｓ ＩＣ Ｃｏｍ- ｐｉｌｅｒ （ＩＣＣ）工具进行布局布线。结果表明，与采用ＩＣＣ工具提供的多模式 （Ｍｕｌｔｉ-Ｍｏｄｅ）设计方法相比，采用 该方法完成的物理版图在工具运行时间、时序、功耗、面积、总线长等方面都有更好的结果。 关键词：多模式；多时钟域；跨时钟路径；物理设计 中图分类号：ＴＮ４０２ 文献标志码：Ａ 文章编号：０５２９ －６５７９ （２０１５）０３ －００１４－０６ Ｐｈｙｓｉｃａｌ Ｄｅｓｉｇｎ Ｍｅｔｈｏｄ ｏｆＭｕｌｔｉ-Ｍｏｄｅ ａｎｄ Ｍｕｌｔｉ-Ｃｌｏｃｋ Ｄｏｍａｉｎ Ｃｈｉｐｓ ＱＩＮＸｉａｏｙｉｎｇ，ＺＨＥＮＧＸｉａｎｇｎａｎ，ＷＡＮＧＺｈｅｎｇｊｉ，ＳＵＴａｏ （Ｓｃｈｏｏｌ ｏｆＰｈｙｓｉｃｓ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｓｕｎ Ｙａｔ-ｓｅｎ Ｕｎｉｖｅｒｓｉｔｙ，Ｇｕａｎｇｚｈｏｕ５１０２７５，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｏ ｒｅｄｕｃｅ ｔｈｅ ｃｏｓｔ ａｎｄ ｄｉｆｆｉｃｕｌｔｙ ｏｆ ｃｈｉｐ ｔｅｓｔｉｎｇ，ａｌｓｏ ｉｍｐｒｏｖｅ ｑｕａｌｉｔｙ ａｎｄ ｙｉｅｌｄ，ｍｅｍｏｒｙ ｂｕｉｌｄ-ｉｎ ｓｅｌｆ-ｔｅｓｔ （ＭＢＩＳＴ）ｍｏｄｅ ａｎｄ ｓｃａｎ ｃｈａｉｎ ｔｅｓｔ ｍｏｄｅ ａｒｅ ｉｎｃｌｕｄｅｄ ｉｎ ｍａｓｓ-ｐｒｏｄｕｃｔｉｏｎ ｃｈｉｐｓ．Ａｓ ｍｏｒｅ ｆｕｎｃｔｉｏｎｓ ａｒｅ ｉｎｔｅｇｒａｔｅｄ ｏｎ ａ ｓｉｎｇｌｅ ｃｈｉｐ，ｍｕｌｔｉｐｌｅ ｄｉｆｆｅｒｅｎｔ ｃｌｏｃｋｓａｒｅ ａｄｏｐｔｅｄ ｉｎ ｄｅｓｉｇｎ．Ｔｈｅ ｓｏｌｕ- ｔｉｏｎ ｐｒｅｓｅｎｔｅｄ ｉｓ ａ ｐｈｙｓｉｃａｌ ｄｅｓｉｇｎ ｍｅｔｈｏｄ ｎａｍｅｄ Ｍｉｘ-ｍｏｄｅ，ｗｈｉｃｈ ｒｅａｌｉｚｅ ｎｏｒｍａｌｉｚａｔｉｏｎ ｏｆ ｍｕｌｔｉ-ｍｏｄｅ ｂａｓｅｄ ｏｎ ｃｈａｎｇｉｎｇ ｔｈｅ ｔｉｍｉｎｇ ｃｏｎｓｔｒａｉｎｔｓ．Ｔｈｅ ｍｅｔｈｏｄ ｗａｓ ａｐｐｌｉｅｄ ｉｎ ｄｅｓｉｇｎ ｏｆ ａ ｖｉｄｅｏ ｐｒｏｃｅｓｓｉｎｇ ｃｈｉｐ ｂａｓｅｄ ｏｎ １３０ ｎｍ ｐｒｏｃｅｓｓ ａｎｄ ＩＣ Ｃｏｍｐｉｌｅｒ （ＩＣＣ）ｕｓｅｄ ｆｏｒ ｐｌａｃｅｍｅｎｔ ａｎｄ ｒｏｕｔｉｎｇ．Ｔｈｅ ｒｅｓｕｌｔｓ ｓｈｏｗｅｄ ｔｈａｔ ｔｈｅ ｐｈｙｓｉｃａｌ ｌａｙｏｕｔ ｗａｓ ｂｅｔｔｅｒ ｉｎ ｔｅｒｍｓ ｏｆｒｕｎｔｉｍｅ，ｔｉｍｉｎｇ，ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ，ａｒｅａ ａｎｄ ｔｏｔａｌ ｗｉｒｅ ｌｅｎｇｔｈ ｔｈａｎ ｔｈａｔ ｏｂｔａｉｎｅｄ ｆｒｏｍ ｔｈｅ Ｍｕｌｔｉ-ｍｏｄｅ ｍｅｔｈｏｄ ｐｒｏｖｉｄｅｄ ｂｙ ＩＣＣ． Ｋｅｙ ｗｏｒｄｓ：ｍｕｌｔｉ-ｍｏｄｅ；ｍｕｌｔｉ-ｃｌｏｃｋ ｄｏｍａｉｎ；ｃｌｏｃｋ ｄｏｍａｉｎ ｃｒｏｓｓｉｎｇ ｐａｔｈｓ；ｐｈｙｓｉｃａｌ ｄｅｓｉｇｎ 随着集成电路产业的蓬勃