微机原理与接口技术PPT要点.ppt

第五章 存储器 第一节 存储器概述 第二节 随机存取存储器 第三节 只读存储器 第四节 CPU与存储器连接 一、存储器的分类 2、按存储介质分类 存储器 ROM只读存储器 只能读，不能写，断电后信息不会丢失，属非易性存储器 1、掩膜ROM：由生产厂商用掩膜技术将程序写入其中， 适用于大批量生产 2、可编程ROM（PROM或OTP）：由用户自行写入程序， 一旦写入，不能修改，适用于小批量生产 3、可擦除可编程ROM（ EPROM ）：可由用户自行写入 写入后，可用紫外线光照擦除重新写新的程序，适用于 科研 4、电可擦除ROM（EEPROM）：可用电信号擦除和重新 写入的存储器，适用于断电保护 RAM 随机存取存储器 既能读，又能写，断电后信息会丢失，属易失性存储器 RAM用于存放各种现场的输入输出程序，数据，中间结果 1、静态RAM（SRAM）：利用半导体触发器两个稳定的 状态表示0或1 双极型的SRAM：用晶体管触发器作为记忆单元 MOS管的SRAM：由6个MOS管作为记忆单元 双极型速度快， MOS管速度慢，不需要刷新 2、动态RAM（DRAM）：利用MOS管的栅极电容保存 信息，即电荷的多少表示0和1。 动态RAM需要进行刷新操作 存储器的主要性能指标 1、存储容量：一个基本存储器能汇集的最大信息量 存储器的容量=地址寄存器的编址数*存储字的位数 2、存储速度 存取时间TA：从存储器接到读或写命令到从存储器读 出或写入的时间称为存储时间 存储周期TM：两个独立存储操作之间的最小时间间隔 3、价格：存储器的价格正比于容量，反比于存储时间 4、存储器的可靠性 MTBF越大，可靠性越高 第二节 随机存取存储器 一、静态RAM 1.静态RAM的结构 2.静态RAM的实例 存储体：大量记忆二进制信息的存储单元有规则的结合。 32*32*存储字=1024存储单元 2.静态RAM的实例 2114 1K*4 10条地址线，4条数据线 6116 2K*8 11条地址线，8条数据线 6264 8K*8 13条地址线，8条数据线 62128 16K*8 14条地址线，8条数据线 62256 32K*8 628128 128K*8 二、动态RAM 1.动态RAM的结构 2.动态RAM的实例 动态RAM ：利用MOS管的栅极电容保存信息 动态RAM集成度高、成本低、耗电少，且必须定 时刷新。 动态RAM有4管动态RAM， 3管动态RAM，单管 动态RAM。 动态RAM为提高集成度，减少引脚的封装数，地 址线分成行地址，列地址 1.动态RAM的结构 地址多路器：把CPU行地址，列地址分两次送DRAM 刷新定时器：完成对DRAM芯片进行定时刷新 刷新地址寄存器：提供刷新地址寄存器（DRAM的刷新是 一行一行的，不是一个单元一个单元进行） 仲裁电路：当CPU访问存储器的请求和定时刷新请求同时产生时，有仲裁电路决定优先级 定时发生器：提供DRAM所需的行地址选通信息RAS， 列地址选通信息CAS，写信号WE 三、高速缓冲存储器 1、Cache、主存、辅存三者关系 2、Cache的组成 3、Cache的结构 4、Cache数据更新 Cache技术：把主存储器看成高速缓冲器而设置 的小容量的局部存储器 局部性原理：时间局部性、空间局部性 1、Cache、主存、辅存关系 2、Cache的组成 组成： 存放主存储器的数据 存放该数据在主存的地址 3、Cache的结构 Cache的结构分为全相联Cache，直接映象Cache 组相联Cache 全相联Cache：允许主存中每一字块映象到Cache存储器任一字块位置上 直接映象Cache：主存与Cache中字块的对应关系可用函数描述 j= i mod 2 j为Cache字块号， i为主存字块号 组相联Cache：组相联Cache和全相联Cache折中，每组Cache采用直接映象，组之间用全相联 4、Cache数据更新 通写法： Cache中数据一经修改，立即写回主存储相关存储块 实现简单，但对主存操作频繁 回写法：当Cache中数据被其他数据块替换时，才将Cache写回主存。 第三节 只读存储器 1、只读存储器的类型 2、只读存储器的实例 只读存储器：只能读，不能写，断电后信息不丢 失，是一种非易