电子科技大学电子技术综合实验秒表实验报告资料.docVIP

现代电子技术综合实验 设计 提交时间： 2015年5月 摘要 本文介绍了使用VHDL开发FPGA的一般流程，重点介绍了电子秒表的设计。该设计以VHDL作为硬件开发语言，以ISE作为软件开发平台，准确地实现了秒表计数、清零、暂停等功能，并使用ModelSim仿真软件对VHDL程序实现了仿真，完成了综合布局布线，最终将程序下载到芯片Spartan-3A，测试结果良好。 关键字：FPGA VHDL ISE ModelSim 电子秒表 目 录 第一章 引言————————————————————————————4 第二章 基于FPGA的VHDL设计流程——————————————————4 2.1 时间的概念及计时方法————————————————————4 2.2 VHDL语言简介———————————————————————4 2.2.1 VHDL语言特点————————————————————-4 2.2.2 VHDL语言优势————————————————————-6 2.3 FPGA简介—————————————————————————6 2.3.1 FPGA的主要特点———————————————————-6 2.3.2 FPGA的开发流程————————————————————6 第