集成电路版图设计基础第3章：数字IC版图分析报告.pptVIP

school of phye basics of ic layout design 集成电路版图设计基础 basics of IC layout design instructor: Wang xiaolei e-mail: wangxiaolei@ 第三章 数字IC版图 设计过程 验证电路逻辑 编译网表 版图设计过程 平面布局 布置 布线 预制门阵列芯片 验证 流程图 实例 设计输入：HDL – Verilog HDL代码的基本结构 Verilog HDL 是由称之为module的模块组成的，一个完整的Verilog HDL模块由以下五个部分组成： 设计过程 - 验证电路逻辑 1. 模块定义行 2. 端口类型说明 3. 数据类型说明 4. 描述体 5. 结束行 设计输入：HDL – Verilog HDL代码的基本结构 设计过程 - 验证电路逻辑 例:上升沿D触发器的描述及对应电路 mudule dff_pos(data,clk,q); input data,clk;