封装技术的研究资料.ppt

e. 仍与QFP一样，BGA占用基板面积还是较大；Tessera公司在BGA基础上做了改进，研制出一种 封装技术，芯片面积/封装面积=1：4。 BGA一经出现，便成为CPU，南北桥芯片封装的最佳选择。典型的如PentiumⅡ采用陶瓷球栅阵列封装CBGA,并在外壳上安装微型排风扇散热，从而达到电路的可靠稳定工作。 开发BGA最早，最积极的是美国的公司。日本一些大公司曾想依靠其高超的操作技能固守QFP不放，但由于BGA具有与电路图形自对准功能、所占实装面积小、对端子间距要求不苛刻、便于实现高密度封装等优点，日本各大电子公司后起直追，投入相当大力量开发各种类型的BGA。由于CSP的开发成功，日本在超小型封装方面后来居上。 虽然BGA封装价格比QFP高，但由于实装可靠(日本微机厂商主板中采用的200端子PBGA，实装不合格率仅为百万分之六)，因实装不良造成的返修价格几乎为零，按总的封装价格相比，BGA占优势。 CSP(chip size package,芯片尺寸封装) 1996年可以称为CSP封装元年，当年CSP技术的公开发表在电子封装工程的发展史上具有划时代的意义。这种封装与半导体芯片尺寸几乎同样大小。如三菱电气研制的CSP芯片面积/封装面积=1：1.1。 CSP具有各种各样的结构，并不是一种新的封装类型。但CSP应具有下述特征： 1) CSP就是与芯片尺寸等同或略大的封装的总称。 2) 就封装形式而论，属于已有封装形式的派生品，因此可 以按现有封装形式来分类，如BGA型，LGA型，SON型等。 3) 从1996年起，CSP逐渐向便携式信息电子设备推广，其标准化、一次回流焊特性及价格等与QFP不相上下。 4) 目前的CSP，不仅从外观，而且从内部连接方式上都有多种不同结构。各大电子公司为了在包括低档产品在内的一般便携式信息设备中实现超高密度化，都在积极开发极限超小型封装，CSP发展极为迅速，各种新型的CSP结构会不断出现。 关于CSP的类型，日本电子机械工业协会(EIAJ)打算按CSP外形分为平面阵列端子型和周边布置端子型两大类。 在平面阵列端子型CSP中，目前世界上开发、应用最广泛的是FBGA或称FLGA。EIAJ正在对端子间距小于0.8mm,外形尺寸4~21mm的这种超小型封装进行标准化。 CSP封装现已用于内存条和便携电子产品，如数字电视、手机芯片、蓝牙等新型产品中。 HIC失效类型及原因 为了生产可靠的混合微电路且具有高的成品率，对发生的任何失效都必须进行分析，找出原因，进行工艺改进，防止失效再次发生。 混合微电路中的失效可以归结为以下六类原因中的一个或多个：器件、线焊、芯片贴装、基片、封装、玷污。 由美国罗姆航空发展中心搜集的数据表明，有缺陷的有源器件、边缘质量的线焊和玷污是造成失效的主要原因。 专题：金属互连电迁移可靠性问题研究 电迁移现象是由于在电流作用下金属中的原子定向迁移所致，是金属互连中的原子受到运动电子作用引起的物质输运现象。 图1 电迁移作用下金属原子受力图 SEM下Al电迁移损伤形貌 产生电迁移失效的内因，是薄膜导体内结构的非均匀性，外因是电流密度。 (b)晶界三相点 由电迁移而引起的铝导体的平均失效时间由black方程预测： MTTF=A* A为比例常数，J是电流密度，n是电流密度指数， 是电迁移失效 活化能。 电迁移传统表征参量： 1）1968年，Rosenberg和Berenbau首次提出通过电阻测量研究电迁移过程 。 优点：方法简单，直观明了。 缺点：需要较强的应力与较长的应力作 用时间；实验对样品具有不可逆的破坏性；电阻测量对温度控制要求较高。 2）1976年，Celasce等人提出可通过噪声测量来研究电迁移 。 Simoen等人通过老化试验得出经验公式： 其中， 为样品失效时间； 为与电迁移相关的 噪声电压的均方值。 Feng等人指出 噪声与互连的普适电导波动（universal conductance fluctuation）密切相关 。 Satoshi等人认为 噪声对温度的反应比电阻更加敏感，他们测得铝互连中 噪声与温度的关系,最低已可测至11k的温度 。 Cottle等人指出 噪声与电迁移关系密切,激活能值的不同反映了不同的电迁移机制 。 老化实验结果分析及机理探讨 电迁移空位聚集阶段的电阻