时序逻辑电路与设计教案解析.ppt

7.3 异步时序逻辑电路的分析和设计 在异步时序逻辑电路中，由于不存在统一的时钟信号，因此进行分析和设计时就特别要注意各个触发器的状态变化时序关系，另外，在输入新的信号前，一定要确保前一次输入的响应完全结束。 7.3.1 异步时序逻辑电路的分析 异步时序电路中的触发器并不都在同一时钟作用下进行动作，因此需要确定每个触发器的时钟信号，列出相应的时钟方程，判断各个触发器在何时能够进行状态的改变。下面通过一个例子来说明异步时序电路的分析过程。 【例7. 3. 1】分析图7.3.1所示的异步时序电路，说明时序电路的逻辑功能，列出时序电路的状态转换表和时序图 。 解：从图中可以看出，各触发器为下降沿触发的JK触发器，电路中不存在外部输入，有一个外部输出 。 (1) 写出时钟方程 (2) 写出驱动方程 (3) 编写状态方程 (4) 写出输出方程 (5) 列出状态表 (6) 画出电路时序图； 画电路时序图时，根据状态转换表，逐个时序脉冲信号进行。注意Q2输出的改变比Q1要滞后一个t pd (7) 分析电路功能 通过上面分析可知电路为一个模数为4（四进制）的加法计数器，Z为计数器的进位输出信号。 (2) 选择时钟 为了更好地观察电路的时序情况，可以画出电路时序图，这里我们根据题意选定时钟脉冲信号的下降沿触发的触发器。 7.3.2 异步时序逻辑电路的设计 异步时序电路设计和同步时序电路设计的最大不同是异步时序电路需要为每个触发器设计相应的时钟输入。 【例7. 3. 2】利用下降沿触发的JK触发器设计一个自然序列的五进制计数器。 解：由题意可知，电路中的状态转换情况已经确定了，因此可以列出状态转换表。 (1) 列出状态转换表 基本原则为：首先，保证每个触发器状态翻转时存在触发时钟；其次，在触发器不进行翻转时触发时钟越少越好，最低位的触发时钟一般用外部时钟CP信号，高位的时钟通常用低位的输出，条件是高位的每次翻转出现在低位输出的每个下降沿（选用下降沿触发的触发器）或上升沿（选用上升沿出发的触发器）。 (3) 得到状态方程和输出方程 (4) 得到驱动方程 (4) 得到驱动方程 （5）画出完整的状态转换图 电路可以自启动 * * 数字逻辑电路 使用教材 数字电子技术基础 清华大学出版社出版 伍时和、吴友宇等编写 主讲：伍时和 第7章 时序逻辑电路的分析与设计 7.1 时序逻辑电路概述 7.2 同步时序逻辑电路的分析和设计 7.3 异步时序逻辑电路的分析和设计 一个数字信号的处理系统，包括组合逻辑电路（combination logical circuit）和时序逻辑电路（sequential logical circuit）。 时序逻辑电路的特点是： 1）输出与输入之间有反馈回路; 2）电路中有记忆单元，记忆时间一般为一个脉冲周期时间； 3）当输入信号的状态组合改变时输出状态随着的改变时间受时序脉冲信号的控制 。 7.1 时序逻辑电路概述 时序电路的构成 基本的时序逻辑电路由组合电路和存储电路两大部分构成。 X( x1, x2, … , xi)表示整个电路的输入信号； Y( y1, y2, … , yj)表示整个电路的输出信号； Z (z1, z2, … , z k)表示存储电路的输入信号； Q (q1, q2, … , q l)表示存储电路的输出信号。 输出信号Y由X及Q来决定，存储电路的输入信号Z由X及Q来决定，存储电路的输出信号Q由Z来决定。 驱动方程 输出方程 状态方程 时序逻辑电路的描述方法 状态转换表、状态转换别图、时序图等 逻辑函数 时序电路的基本特点： (1) 具有记忆功能的元件（本书中最常用的是触发器）； (2) 具有反馈通道，使记忆下来的状态能在下一时刻影响电路。 根据触发器动作方式的不同： 同步时序电路：同步时序电路里存在的各个触发器都统一在一个时钟脉冲作用下工作 异步时序电路：异步时序电路里的各个触发器可以在不同的时钟脉冲下动作。 时序电路的类型 根据输出信号的特点进行分类： 米利（Mealy）型：输出信号由存储电路的状态和输入信号来决定。 摩尔（Moore）型：输出信号仅取决于存储电路的状态。 摩尔型电路看成米利型电路的一个特例 。 7.2 同步时序逻辑电路的分析和设计 7.2.1 同步时序逻辑电路的分析 分析目的：找出逻辑电路的逻辑功能。对于时序逻辑电路，由于存在状态变量，因此还需要分析电路状态的变化规律以及在输入信号和时钟信号作用下的输出情况。 1. 时序电路的描述方法 (1) 逻辑方程 对于同步时序电路而言，输出方程、驱