锁相环(史)教案解析.ppt

锁相环（HCT4046）倍频器与方波占空比测量电路设计 * 一、锁相环原理 锁相环是一种以消除频率误差为目的的反馈控制电路。在锁相环相位锁定的状态下，输入输出信号频率严格相等。在锁相环频率锁定范围内，若输入频率以小于频率跟踪速度变化时，输出频率也跟着变化，最终达到输入输出频率严格相等。 集成数字锁相环内通常至少包含压控振荡器VCO和相位比较器PC。 本实验使用HCT4046。 PIN DESCRIPTION PIN NO. SYMBOL NAME AND FUNCTION 1 PCPOUT phase comparator pulse output 2 PC1OUT phase comparator 1 output 3 COMPIN comparator input 4 VCOOUT VCO output 5 INH inhibit input 6 C1A capacitor C1 connection A 7 C1B capacitor C1 connection B 8 GND ground (0 V) 9 VCOIN VCO input 10 DEMOUT demodulator output 11 R1 resistor R1 connection 12 R2 resistor R2 connection 13 PC2OUT phase comparator 2 output 14 SIGIN signal input 15 PC3OUT phase comparator 3 output 16 VCC ositive supply voltage 与相位比较器2有关的输入输出波形 R2对锁定频率范围的影响 低通滤波器的电路参数选择 锁相环路中加入一阶低通电路后，整个锁相环路为二阶电路。所以，通过选择R3、R4、C2的数值，可使二阶锁相环路具有较好的动态特性。 本锁相环电路选择了相位比较器2（PC2），锁相环路锁定在压控振荡器中型频率处时输入输出的相位差为0。所以R4是不可以省去的。 实验电路 反相器的作用 左边的反相器：因为74LS374是上升沿触发 b为什么要为Q3的反相信号？ Q3的特点是高电平持续时间短，低电平时间持续时间长，如果a为高电平，b为低电平，则锁相环相位器不好比较，所以将Q3取反。 100倍频电路 寄存电路 74LS374 （P243） 具有三态输出的八D上升沿触发器 引出端符号：D0～D7 数据输入端OE 三态允许控制端（低电平有效）CP 时钟输入端O0~O7 输出端 74LS374 寄存器电路 译码显示电路 数码管2个 * 实验目的 （1）初步认识并正确应用锁相环（HCT4046）； （2）初步掌握利用锁相环实现倍频的设计及调试方法。 （3）设计占空比测量电路。 典型的锁相频率范围与R1C1的关系 典型的频率偏移foff与C1、R2的关系 实验内容一：压控振荡器的压控特性测量 步骤： 将10kΩ的电位器一头接地，一头接VDD电源，中心滑动头接 VCO输 入，然后调节电位器，使VCO输入电压Vd由小到大变 化（ Vd=0V、 1V、2V、3V、4V、5V），测出以下三种情况 下的VCO的f-V曲线。 （1）R2不接，R1=10kΩ，C1=510pF，VDD=+5V （2）R2=10kΩ，R1=10kΩ，C1=510pF，VDD=+5V （3）R2=100 kΩ，R1=10kΩ，C1=510pF，VDD=+5V 压控振荡器的压控特性测量原理图 实验内容二：基本锁相环锁定与跟踪的观察 步骤： （1）将锁相环接成基本的闭环频率反馈系统； 压控振荡器的振荡元器件同上； （2）测出压控振荡器不同元器件取值时基本锁相环的频率跟踪范围 将函数信号发生器PULSE输出的方波信号加到锁相环的输入端，(1)当方波信号频 率 等于输出VCO中心频率 时，锁相环处于锁定状态，此时通过双踪示波器可以看到，输入信号 与输出信号 两者频率相等，仅存在固定的相位差，本实验使用PC2，锁定时的相位差应为0。 (2)当缓缓改变输入信号频率时，VCO输出的频率随着改变，锁相环处于跟踪状态，输入信号 与VCO的输出两者频率相等；当输入信号频率超过一定的范围时，VCO