计算机硬件技术讲课纲要资料.ppt

* * * * Just click these texts forward and repeat them. * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 译码器74LS138 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 A B C E1 E2 E3 Y7 GND Y6 Y5 Y4 Y3 Y2 Y1 Y0 Vcc 74LS138引脚图 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 C B A 74LS138原理图 3-8 地址译码器：74LS138 74LS138的功能表 片选输入 编码输入 输出 E3 E2* E1* C B A Y7* ~ Y0* 1 0 0 0 0 0仅Y0*有效） 0 0 1仅Y1*有效） 0 1 0仅Y2*有效） 0 1 1仅Y3*有效） 1 0 0仅Y4*有效） 1 0 1仅Y5*有效） 1 1 0仅Y6*有效） 1 1 1仅Y7*有效） 非上述情况 ×××全无效） 例：扩展3片6264数据存储器 基本地址范围： A15 A14 A13 选中芯片 地址范围 存储容量 1 1 0 IC1 C000H~DFFFH 8K 1 0 1 IC2 A000H~8FFFH 8K 0 1 1 IC3 C000H~DFFFH 8K 线选法 地址译码法，可扩展4片，8K。 第5章：存储芯片与CPU的配合 存储芯片与CPU总线的连接，还有两个很重要的问题： CPU的总线负载能力 CPU能否带动总线上包括存储器在内的连接器件？ 存储芯片与CPU总线时序的配合 CPU能否与存储器的存取速度相配合？ 第5章：1. 总线驱动 CPU的总线驱动能力有限 单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动 双向传送的数据总线，可以采用三态双向驱动器来加以驱动 第5章：2. 时序配合 分析存储器的存取速度是否满足CPU总线时序的要求 如果不能满足： 考虑更换存储芯片 总线周期中插入等待状态TW 时序配合是连接中的难点 6264的全译码连接 利用138译码器实现全译码连接 第5章：课堂练习 线选法连接 例 设计一个存储器系统，容量为4K，地址分配在2000H~2FFFH， 芯片采用6116（2K×8），接线如图5-16所示。 硬件设计例题 因为地址分配在2000H~2FFFH，故CPU地址总线状态如下： A15 A14 A13 A12 A11 | A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 1 0 0 | 0 0 0 0 0 0 0 0 0 0 0 | 0 0 1 0 0 | 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 | 0 0 0 0 0 0 0 0 0 0 0 | 0 0 1 0 1 | 1 1 1 1 1 1 1 1 1 1 1 前面已说过译码器接线一确定，存储器地址分配也随之确定，但反过来，存储器地址确定后，译码器接线并不是唯一的，可以存在多种接线方式，如图5-16，2块6116芯片的选片信号现分别接地址译码器的Y4和Y5，也可以不是这种接法，接到Y0，Y1或其他输出端，当然地址译码器的输入接法就必须随之改变，如需要增加反相器。 硬件设计提高题 二.硬件连接不同对地址的影响 三. 灵活应用逻辑门电路 复习总结3 - 存储器的分类 -组成存储器所需芯片的数量 -常用SRAM和EPROM芯片的认识和基本地址的确定 SRAM、EPROM与CPU的连接 (第五章 存储器扩展掌握的关键内容) 1. 存储芯片的数据线（位扩展） 2. 存储芯片的地址线（字扩展、字位扩展） 3. 存储芯片的片选端（ 线选法、 部分译码法、全译码法） 4. 存储芯片的读写控制线 常用的2:4译码器： 74LS139 常用的3:8译码器： 74LS138 再 见! 从无形资产和知识流的角度审视你的企业运作，加强知识管理，建立有效的知识库和知识供应链，并使其充分发挥作用，就是新世纪迈向成功的第一步 谢谢大家 人有了知识，就会具备各种