第四章存储器主存储器资料.ppt

3、主存储器 存储位 存储器 存储单元 3.1、主存储器概述 3.2、主存储器构成 3.2.1、存储位（RAM,ROM） 3.2.2、存储单元（地址译码） 3.2.3、存储器（芯片封装） 存储器的封装（蓝色的封装方式，芯片的引脚太多） 地 址 信 号 线 地址信号线 Intel 2114引脚及逻辑符号 (a) 引脚 (b) 逻辑符号 RAM存储芯片的封装 3.2.3、主存储器组成 地址线 数据线 读写 信号 片选 信号 内存条是由 多个存储芯 片扩展而成 存储芯片输入输出数据时，通过三态门电路与数据总线相连。 由片选信号/CS和读写信号/WE一起来控制三态门。 写入：CS=1，/W=0，从数据总线写入数据到存储芯片。 读出：CS=1，/W=1，由存储芯片读出数据到数据总线上。 注意：读、写操作分时进行，输入与输出三态门互锁，防止数据总线信号冲突。 3.2.3、主存储器组成 地址线 Z=1 1 1 数据总线 1 1 1 1 1 1 写 写 写 写 读 读 读 读 3.2.3、主存储器组成 RAM存储芯片包括：存储体、读写电路、地址译码、控制电路。 片选信号 读写信号 存储体（存储芯片）：存储单元的集合，通常用X地址线和Y地址线交叉点 选择所需的存储单元。　 　　 地址译码器：将地址信号转换成输出端的存储单元选择信号， 用来驱动相应的读写电路，访问选中的存储单元。 驱动器: 双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向 选择线上的所有存储元电路。 I/O电路：在数据总线和被选存储单元之间，控制被选中的存储单元读出 或写入，并放大数据信号。 片选信号/CS: 在选择地址时，首先要选片，只有当片选信号有效时， 该存储芯片才有效。 输出驱动电路:为了扩展存储器的容量，常需要将几个芯片的数据线并联 使用；另外，存储器的读出数据或写入数据都放在双向的数 据总线上，这就用到三态输出缓冲器。 3.2.3、主存储器组成 例：某RAM芯片，其存储容量为16K*8位，问： （1）该芯片引出线的最小数目应为多少（不考虑电源线、接地线）？ （2）存储器芯片的地址范围是什么？ 解： （1）16K = 214，所以地址线14根，存储字长8位，所以数据线8根， 加上芯片的片选信号线1、读写控制信号线1、 该芯片引出线最少： 14+8+1+1=24 条。 （2）存储器芯片的地址范围 0000H ~ 3FFFH 1 0 1 1 0 0 1 0 0000H 3FFFH 1K=210=1024 8K=213 16K=214 见K就+10 复习与作业 复习章节： 第4章 存储器 4.1 概述 4.2 主存储器 作业： P150 3、4、5、6、7、8 课外搜索：CPU与内存条的主流型号与参数。 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * * * * 系 统 总 线 存储器 运算器 控制器 接口与通信 输入/输出设备 史苇杭 办公室：306 办公电话：0371 电子邮件：shiwh@zzu.edu.cn 《 计算机组成原理 》 第四章 存储器 一、存储器的分类：包括各种不同的分类方式，不同存储器的对比 识记 二、存储器的层次化结构：理解Cache-主存-外存的层次结构设计原理和目的 理解 三、半导体随机存取存储器：SRAM存储器与 DRAM存储器的工作原理 （注意DRAM刷新相关问题，以及SRAM和DRAM的对比） 掌握