原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
七段显示译码器7448的功能表 集成数据选择器 集成数据选择器74151的真值表 数据选择器的应用 2．实现组合逻辑函数 3.3.5 数值比较器 2．考虑低位比较结果的多位比较器 二、集成数值比较器及其应用 3.3.4 加法器 2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 ＜ ＜ ＜ ＜ 例：由真值表写出逻辑表达式： 由表达式画出逻辑图： ＞ ＞ ＞ ＞ 1．集成数值比较器7485 4位二进制数比较器 2．数值比较器的位数扩展 （1）串联方式 用2片7485组成8位二进制数比较器。 并联方式比串联方式的速度快。 用5片7485组成16位二进制数比较器 （2）并联方式 画出逻辑电路图。 由真值表直接写出表达式: 输 出 输 入 0 0 1 0 1 0 0 1 0 0 0 1 1 0 1 1 和数S 进位数C 被加数A 加数B 一、加法器的基本概念及工作原理 加法器——实现两个二进制数的加法运算 1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表： 1 1 1 1 0 × × × × × × × × × × × 编码输出范围：0111∽0000 0 1 0 0 0 X8=0 GS=0 X15=0 EI1=0，高位芯片Ⅰ有输入，EO1=1，芯片Ⅱ禁止编码 1 (Ⅰ) (Ⅱ) 编码输出范围：1111∽1000 X0=0 GS=1 X7=0 EI1=0，高位芯片Ⅰ无有效输入信号，EO1=0，芯片Ⅱ允许编码 1 (Ⅰ) (Ⅱ) 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 × × × 译码器 常用的组合逻辑电路 逻辑功能： 将每个输入的二进制代码译成对应的输出高、低电 平信号。 译码是编码的反操作 常用的译码电路： 二进制译码器 二—十进制译码器 显示译码器 常用的组合逻辑电路 二进制译码器 输 出 输 入 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 × × 0 0 0 0 0 1 0 1 0 0 1 1 Y0 Y1 Y2 Y3 EI A B 2—4译码器真值表 A B 常用的组合逻辑电路 二进制译码器 常用的组合逻辑电路 二进制译码器 3—8线译码器——74138 常用的组合逻辑电路 二进制译码器 3—8线译码器——74138 1 A2 A1 A0 G1 只有当G1=1， 时 否则， G2A G2B 最小项 又称最小项译码器 常用的组合逻辑电路 二进制译码器 3—8线译码器——74138 × 1 × × × 1 0 × × 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 G1 G2A G2B 输 出 输 入 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
文档评论（0）