数字电路课程设计要点解析.pptVIP

其工作原理为：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于“开始”状态，宣布“开始”抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。 四、电路中各器件的功能 1.集成优先编码器 74LS148 （教材P116） 优先编码器既在同一时间内，当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。 逻辑图 引脚图 选通 0有效 无按键为1，按键按下为0，按键弹出为1。 显现负脉冲状态。 2.四 锁存器 74LS279（教材P138） 对 和 ， 的低电平表示 和 只要有一个为低电平， 的高电平表示 和 均为高电平。（与非门） 锁存器1和锁存器3使用时，要将s1或s2接高电平后，再使用。 该锁存器特点：置1和置0低电平有效，即置1端 ＝0时，输出Q＝1 置0端 ＝0时，输出Q＝0 （置1端，0有效） （置0端，0有效） （即保持不变） 3.七段显示译码驱动器 74LS48（教材P113-114 ） 七段显示译码器74LS48是一种与共阴极数字显示器配合使用的集成译码器。 （a）共阴极连接方式 （b）共阳极连接方式 4.显示器。LED 数码管是将电信号转换为光信号的固体显示器件(共阴：3和8一起接地) 5.集成计数器74LS192 74LS192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能 74LS192逻辑功能表 各引脚功能符号的意义： D0~D3：并行数据输入端 Q0~Q3：数据输出端 CU：加法计数脉冲输入端 CD：减法计数脉冲输入端 CR ：异步置 0 端（高电平有效） ：置数控制端（低电平有效） ：加法计数时，进位输出端,1001状态后负脉冲输出， ：减法计数时，借位输出端,0000状态后负脉冲输出 6. 74LS00 74LS00与非门是一种能实现“与非”运算的逻辑电路，逻辑函数式表示如： 逻辑符号 引脚图 逻辑功能 7. 74LS11 74LS11逻辑函数式表示如： 8. NE555 NE555 的作用是用内部的定时器来构成时基电路，给其他的电路提供时序脉冲。 555定时器的功能表 1 15K 68K 秒脉冲产生电路 多谐振荡电路 振荡周期： 9.74LS04单输入非门 10.74LS121单稳态触发器 11.面包板的使用 连在一起 （1）抢答器电路的设计 该部分电路要完成两个功能： 一、分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号； 二、禁止其他选手按键操作无效。 五、主要单元电路的设计 （2）定时电路的设计 由节目主持人根据抢答器的难易程度，设定一次抢答时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计。 秒脉冲电路 计数器：0－99s （3）、报警电路的设计 555构成多谐振荡器，当4引脚为高电平，多谐振荡器工作，当4引脚为低电平时，电路停振。 （3）、报警电路的设计 当蜂鸣器声音过小时，可用三极管放大 时序控制电路是抢答器设计的关键，它要完成以下三项功能：①主持人将控制开关拨到开始位置时，抢答电路和定时电路进人正常抢答工作状态。 ②当参赛选手按动抢答键时，抢答电路和定时电路停止工作。③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。 4）时序控制电路的设计 附图1： 附图2： 附图2： 附图2： 附图3： 8路数字抢答器的设计 主讲： 邮箱：@ 设计题目：8路数字抢答器的设计 课程总学时：18学时 1、理论讲解（2 学时） 2、设计、安装与调试（14学时） 4、验收（2学时） 课设题目及学时安排 　考核方法 考核（考试）方式： 1．设计过程中的学习态度、工作作风和科学精神。（10%） 2．设计方案的正确性、合理性和创新性。（20%） 3．实验动手能力（安装工艺水平、调试中分析解决问题的能力，以及创新精神等）。（20%） 4．作品质量、设计报告质量。（50%） 目录 一、概述 二、设计要求 三、设计方案 四、电路中各器件的功能 五、抢答器主要单元