实验二十五CPLD电路设计实验.docVIP

光纤通信中的综合设计实验 实验二十五 CPLD电路设计实验 一、实验目的 1、学习CPLD的使用 2、掌握NRZ码产生原理与电路实现 3、掌握CMI编译码原理与电路实现 二、实验内容 1、用CPLD实现15位NRZ码 2、用CPLD实现CMI编码和译码 三、预备知识 1、熟悉MAX+PLUSII软件的基本用法 四、实验仪器 1、ZY12OFCom13BG3型光纤通信原理实验箱 1台 2、20MHz双踪模拟示波器 1台 3、PC机一台（预装MAX+PLUSII软件） 1台 4、EPM7128SLC84-15 芯片 1块 5、下载线 1根 6、连接导线 20根 7、芯片起拔器 1个 8、软件MAX+PLUSII 1套 五、实验原理 PLD是可编程逻辑器件（Programmable Logic Device）的英语缩写。可编程逻辑器件是一种数字集成电路的半成品，在其芯片上按一定排列方式集成了大量的门和触发器等基本逻辑元件，使用者可利用某种开发工具对其进行加工，即按设计要求将这些片内的元件连接起来（此过程称为编程），使之完成某个逻辑电路或系统的功能，成为一个可在实际电子系统中使用的专用集成电路ASIC（Application Specific Integrated Circuit）。 CPLD( 复杂的可编程逻辑器件)是半定制ASIC中的重要分支，设计者可在现场对芯片编程，从而实现所需系统功能。可编程逻辑器件不仅近年来受到系统设计者的青睐，而且在半导体领域中呈现出一枝独秀的增长态势，成为系统级平台设计的首选。随着CPLD器件向更高速、更高集成度、更强功能和灵活的方向发展，将来也仍然是掩膜式专用集成电路（全定制与半定制方式）有力的竞争者。 本实验从光纤通信系统中选取关键的两个基本电路为例，对光纤通信中的15位伪随机码产生，CMI编译码的实现现场可编程电路设计，以熟悉和了解CPLD的使用方法及光纤通信中关键电路的设计方法。 15位伪随机码产生电路图如图25-1所示。 图25-1 15位伪随机码产生电路原理图 15位伪随机码速率由CLK输入信号的频率决定。测试平均光功率时的伪随机码产生电路即为这个电路。这个电路为24-1位伪随机码产生电路图，根据这个电路图，可以设计更复杂、更多位数的伪随机码。15位伪随机码仿真波形如图25-2所示。 图25-2 15位伪随机码仿真波形 表25-1 15位伪随机码产生电路的真值表 Q1 Q2 Q3 Q4 /Q4 0 0 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 1 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 1 15位伪随机码真值表中，当Q1Q2Q3Q4为“0000”时，这种状态不存在，Q1Q2Q3Q4立即变为“1000”。 CMI编码规则及编码电路思路参考实验十六，其具体编码电路原理图如图25-3所示。CMI译码电路原理图如图25-4所示。 图25-3 CMI编码电路原理图 图25-4 CMI译码电原理图 六、注意事项 1、原实验箱中的CPLD芯片不可作实验用，原程序被擦除则不可恢复。 七、实验步骤 实验前应该熟练掌握MAX+PLUSII软件使用相关知识。具体的CPLD软件应用方法，需要参考专业书籍，按照专业书上的步骤来操作，入门很简单。 参考有关CPLD设计资料，在理论设计基础上完成CPLD芯片内电路的设计，并编译通过，将生成的目标文件下载到芯片内，用实验导线进行相应的信号电气连接，用示波器观察输出波形是否正确，如果不正确，则修改电路原理图，重新下载，直到输出正确的波形。具体实验步骤如下： 1、取下原实验箱中CPLD下载芯片，装上实验用CPLD芯片。（注意：原实验箱中的CPLD芯片不可作实验用，原程序被擦除则不可恢复。）。 2、打开MAX＋PLUSII软件，新建工程，用绘制原理图的方法设计好电路（NRZ码产生电路图和CMI编译码电路图），并编译通过，如果不正确则重新修改原理图，直到仿真检查正确为止。 3、用下载电缆线将PC机的并口与实验箱中的CPLD下载口连接起来。 4、接上交流电源线，先