数字电路基础D0604可编程阵列逻辑.docVIP

6.4可编程阵列逻辑 可编程阵列逻辑(Programmable Array Logic，PAL)是20世纪70年代末期推出的产品，PAL采用双极型工艺，熔丝编程方式。 PAL的基本结构 PAL器件由可编程的与阵列，不可以编程的或阵列和输出电路三部分组成。图6-4-l所示是PAL的基本门阵列结构，有3个输入I。Il、I2，6个乘积项，3个输出，习惯表示 为3×6×3 PAL。由图可见，在未编程前，与阵列交叉点上全面有×，表示均有熔丝接通。 编程将无用的熔丝熔断，即得到所需的电路。或阵列交叉点上全画有· ，为硬线连接，不 可以编程。 图6-4-2所示为PAL编程后的电路结构图，其逻辑函数表达式为： 各种型号PAL器件的基本门阵列结构是相似的，为了增加使用的灵活性及扩展器件的功 能，PAL器件有几种不同的输出和反馈结构。 6.4.2 PAL的输出与反馈结构 1．基本组合输出结构 基本组合输出结构也称为专用输出结构，如图6-4-3所示。图中输出部分采用或非门，相当于在PAL基本结构的基础上加入反相器，输出为低电平有效。如果输出部分没有加反相器，是或门输出，输出高电平有效。有些PAL器件输出端采用互补输出结构。基本组合输出结构PAL的特点是所有设置的输出端只能作输出使用，输出只有输入来决定，适用于组合逻辑电路。PALl0H8、PALl0L8、PALl6Cl等等都属于基本组合输出结构的PAL器件。 2．可编程输入输出结构 可编程输入输出结构如图6-4-4所示。 输出端接一个可编程控制的三态缓冲器Gl。 三态缓冲器Gl的控制信号EN由最上面的一个与门乘积项控制。若EN＝0；三态缓冲器G1处于高阻态，I／O端作为输人端用，通过G2送入信号；若EN＝l，三态缓冲器被选通，I／O端作为输出端用，三态缓冲器G2作反馈缓冲器用，将输出反馈回输入。反馈能否起作用，由与门的编程决定。PAL20L10、PAL16L8 等等属于可编程输入输出结构的PAL器件。 3．寄存器输出结构 在输出三态缓冲器和与一或逻辑阵列之间串进了D触发器组成的寄存器，触发器的状态 经过互补输出的缓冲器反馈到与逻辑阵列的输入端, 如图6-4-5所示。 当CP上升沿到达时，将或门的输出(乘积项之和)存人D触发器，并通过三态缓冲器Gl送至输出端。通过G2将Q非端输出信号反馈到与门阵列。这样PAL器件就有了记忆功能，可以实现时序电路的功能。 为了容易实现对寄存器状态的保持操作，借助异或功能，寄存器输出结构还有另外一种形式，即在输出部分增加异或门，异或输出结构如图6-4-6所示。PALl6R4、PALl6R8等等属于寄存器输出结构PAL器件。 4. 算术反馈结构 在图6-4-7中，反馈选通电路可以产生（）、（）、（Q+D）、（） 4个反馈量，并送到与门阵列的输入端。 6.4.3 PAL的应用 PAL不仅可实现组合逻辑电路，也可以实现时序逻辑电路。下面以PALl6L8为例，介绍PAL器件的应用。PALl618有16个输入端，8个输出端，输出低电平有效。 [例6-4-1] 用PAL16L实现4位二进制码到格雷码的转换。 解: 由于PAL的与阵列可编程，所以需求出输出函数的最简与或式。PALl6L8输出低电平有效，应求出输出反函数的最简与或式。由表6-l-3利用卡诺图化简，得到输出反函数的 最简与或式。 PAL器件或门阵列固定不能编程；或门阵列无信号的输入端应为0，电路中全部输入变量的乘积，应恒为0，。由于PAL16L8输出为三态门输出，故需要输出电路中最上面的与项为高电平时，输出才有效。画出PAL的阵列结构如图6-4-8所示。