4.5存储子系统性能改进.pptVIP

4.6 存储系统性能改进 4.6.1高速缓冲存储器Cache 1.设置Cache的原因 2.Cache的前提条件 3.主存与Cache的地址映射 （2）全相联映射 4.常用的替换算法 （1）最不经常使用(LFU, Least-Frequently Used) 认为应将一段时间内被访问次数最少的那块从Cache中置换出去。 计数周期限定在对这些特定块两次替换之间的间隔时间内，不能严格反映近期访问情况。 （2）近期最少使用(LRU, Least-Recently Used) 将近期内长久末被访问过的Cache块置换出去。 该算法保护了刚拷贝到Cache中的新数据块，符合Cache工作原理，使Cache有较高的命中率。 （3）随机替换 5.Cache的读/写操作 4.6.2 虚拟存储器 1.虚拟存储器的基本概念 建立在主存一外存层次上的由操作系统存储管理软件及附加硬件装置（存储器管理部件MMU）组成的存储体系。 它以透明的方式给用户提供了一个访问速度接近主存储器，而存储空间比实际主存空间大得多的存储器。 此时程序的逻辑地址称为虚地址，程序的逻辑地址空间称为虚地址空间。 2.页式虚拟存储器 建立一张虚地址页号与实地址页号的对照表，称为页表，记录程序的虚页面调进主存时被安排在主存中的位置。 硬件中设置一个页表基址寄存器，存放当前所运行程序的页表的起始地址。 页表中的每一行对应一个虚页号，称为一个登记项。 活跃的页表存放于专用存储器，称为快表。 3.段式虚拟存储器 为了将虚拟地址变换成主存实地址，需要一个段表。 每个程序段在段表中都占有一登记项，内容有：段号、段起点、段长、装入位等。 虚实地址变换，如后图所示。 4.段页式虚拟存储器 虚地址格式：段号+页号+页内地址； 实地址格式：页号+页内地址； 每个程序有一张段表，每段对应有一张页表； 要经过两级查表才能完成地址转换，耗时长； 4.6.3双端口存储器 [主存速度与CPU处理速度存在差距]　 1.双端口存储器的逻辑结构 2.无冲突读写控制 4.6.4 并行存储器 1.单体多字并行主存系统 4.6.5 相联存储器  * * 常用来改进存储系统性能的措施： 更高速主存或加长存储器字长 双端口存储器 采用多级Cache 采用交叉存储器 … 为解决CPU和主存速度不匹配而采用的一项技术，使访问主存的平均速度接近于访问Cache的速度。 由硬件实现，对程序员透明。 已植入CPU内，两级以上的Cache系统。 局部性特征：当CPU从主存中取指令和数据时，在一定时间内，地址范围常局限于主存的某个很小的区域内。 因此，把程序正在使用的部分预存在一个高速小容量的Cache中，使CPU的访存操作转换为访问Cache，从而使速度大大提高。 （1）直接映射 主存中每一个页只能映射到某一固定的Cache页中，直接映射有如下函数关系： K=J mod 2c K为Cache的页号； J为主存的页号； C为Cache页号的位数。 直接映射的Cache组织，如图4-35示 15页 组号 … … 1页 组号 0页 组号 15页 … 1页 0页 31页 … 17页 16页 2047页 … 2033页 2032页 … … 第0组 第1组 第127组 页内地址 组内页号 主存组号 图4-35 直接映射 C=4、Na=20，每页512字节 7位 Cache 7位 4位 9位 0000001 1111 01~010 定位Cache页，读取组号 相等吗？ 据此判断内存目标页是否在Cache中 主存中任何一块都可以映射到Cache中的任何一块位置上，如图4-36示。 存在的缺点： Cache标记太长，判断时间太长。 其硬件复杂、成本高、实现起来比较困难。 15页 标记 … … 1页 标记 0页 标记 11位 Cache 2047页 2046页 … 16页 15页 … 1页 0页 主存 页内地址 主存标记 11位 9位 将主存页标记与Cache页标记比较，判断主存页是否已映射到缓存 图4-36 全相联映射 Na=20，每页512字节 00000011111 01~010 （3）组相联映射 是一种直接映射和全相联映射的折衷方案。 主存和Cache都分组，主存中组内的页数与Cache的分组数相同。 主存页号到Cache组号之间直接映射，主存页与Cache组内各页全相联映射。 判断的速度较快，硬件较简单、成本较低、比较容易实现。 组相联映射组织结构，如图4-37所示。 0000001 1 111 01~010 15页 标记 14页 标记 13页 标记 12页 标记 … … 3页 标记 2页 标记 1页